【導(dǎo)讀】很多電子系統(tǒng)中都有很多時鐘信號，大多為一個到多個處理器以及外圍IC的時鐘信號。要知道并不是所有時鐘緩沖器都是完美的，使用多個獨(dú)立時鐘源雖然提高了設(shè)計成本，但是也增大了對電路板面積的要求，雖然采用緩沖器比較簡單但是并非沒有挑戰(zhàn)。
幾乎所有的電子系統(tǒng)都需要針對一個或多個處理器以及許多相關(guān)外圍IC的多個時鐘信號，以建立該系統(tǒng)的運(yùn)行節(jié)奏。這些時鐘信號通常由石英晶體產(chǎn)生，頻率范圍可以從幾MHz到幾百M(fèi)Hz。
雖然許多集成電路都需要這些時鐘信號，但在大多數(shù)設(shè)計中采用多個晶體作為主時鐘源并不現(xiàn)實，也不是所期望的方式。其原因是，使用多個獨(dú)立的時鐘源會帶來這些時鐘與靶標(biāo)同步的問題，提高了系統(tǒng)成本，同時增大了對于電路板面積的要求。相反，設(shè)計者幾乎總是選擇使用一個單一的主時鐘振蕩器作為時鐘源，再將時鐘信號分配給整個系統(tǒng)中的各個組件。
但這種解決方案也不是沒有挑戰(zhàn)。首先，所有的時鐘都不是完美的，每個時鐘，即使是在一個精心設(shè)計的振蕩電路中的一個精準(zhǔn)晶體，也會圍繞其標(biāo)稱頻率產(chǎn)生一些相關(guān)的抖動和微小的時序變化，如圖1a所示，這相當(dāng)于在頻域中的相位噪聲，見圖1b。
主時鐘的固有缺點(diǎn)只是問題的開始。時鐘振蕩器通常不能支持所有必須的負(fù)載，也不能驅(qū)動連接信號源與負(fù)載之間的電路布線或電纜。
[page]
為了克服這一驅(qū)動能力的不足，需要一個專門的時鐘緩沖器IC用于在樹狀拓?fù)浼軜?gòu)下升壓和“扇出”主時鐘，如圖2所示。緩沖器功能簡單，并只完成一項工作：它以時鐘源作為其輸入，并且提供能夠盡可能完美復(fù)制時鐘輸入的多個輸出。
盡管這種功能往往不是很引人注目，也不可能得到太多的關(guān)注和重視，但它在系統(tǒng)整體性能、信號完整性、以及系統(tǒng)和電路的一致性、可靠性方面起著重要作用。目前市場上有可以驅(qū)動2個、4個、8個甚至更多負(fù)載的緩沖器IC，能夠緊密配合設(shè)計的需要，無需額外的成本費(fèi)用或電路板空間，如圖3所示。
采用一個緩沖器：簡單，但不是沒有挑戰(zhàn)
理想的時鐘緩沖器能夠傳輸?shù)玫缴龎旱妮斎霑r鐘，但不能有任何附加的抖動、延遲、失真、或其他不利因素。像所有其他組件一樣，這種理想的時鐘緩沖器并不存在，而一些器件卻可以很接近、非常接近理想情況。顯然，緩沖器會占據(jù)PCB空間、消耗功率、并增加成本，它們還會把自身的抖動增加到時鐘的內(nèi)在抖動上。但現(xiàn)實中沒有可行的替代方案，因此，我們的目標(biāo)必須是要獲得與應(yīng)用良好匹配的時鐘緩沖器。
這里重要的是要理解為什么緩沖器的低抖動如此至關(guān)重要。從網(wǎng)絡(luò)設(shè)備、高端PC到儀器設(shè)備，當(dāng)今許多電子產(chǎn)品所允許的抖動指標(biāo)非常小。很多這些產(chǎn)品的典型抖動值約為100fs（飛秒，為10-15秒，或十億分之一秒的百萬分之一），比幾年之前認(rèn)為是高性能的指標(biāo)高出一個量級。
一般情況下，緩沖器的抖動遠(yuǎn)比時鐘的抖動要小，所以主要抖動源是時鐘，而不是其緩沖器。緩沖器輸出驅(qū)動的所有負(fù)載的復(fù)合抖動是時鐘和緩沖器抖動值的均方根（rms）組合。例如，一個時鐘具有抖動400fs（均方根值），其緩沖器抖動為50fs（均方根值），結(jié)果只有5fs的有效附加均方根抖動，所以緩沖器對于組合均方根抖動的貢獻(xiàn)比時鐘小很多。（請注意，這里只是抖動的一個頂級特性，抖動是一個多方面的、非常復(fù)雜的問題；見附文“抖動表征和測試。”）
對于抖動期望在收緊
既然緩沖器對于整體抖動的貢獻(xiàn)如此之小，為何還要關(guān)心使用更好、具有更低抖動的緩沖器呢？簡言之，當(dāng)今電子產(chǎn)品的系統(tǒng)時鐘速度發(fā)展趨勢和要求在影響所需的參數(shù)。隨著系統(tǒng)性能和時鐘速度提高，時鐘必須比上一代產(chǎn)品有更低的抖動。其結(jié)果是，具有更低抖動的時鐘緩沖器對于保證負(fù)載端的性能要求非常重要。
通過對粗略數(shù)字的基本分析可以使這一點(diǎn)更加清晰。在時鐘和緩沖器的抖動相等時（這種情況在時鐘抖動不斷縮小時可能發(fā)生），得到的抖動均方根值為√2（≈1.4）比單獨(dú)的時鐘要高，幾乎增加50％以上。其結(jié)果是，各個負(fù)載端的時鐘信號性能與時鐘的原始值相比顯著降低。因此，隨著時鐘性能變好，具有更低的抖動時，關(guān)鍵是要降低緩沖器的抖動，甚至更多，這樣緩沖器對于整體抖動的貢獻(xiàn)可以最小化。
傳統(tǒng)上，電路設(shè)計者對于過度抖動問題的解決途徑需要在緩沖器性能參數(shù)之間進(jìn)行不令人滿意的折衷。他們可以選擇具有低抖動的緩沖器，但要做到這一點(diǎn)，這些緩沖器要消耗更高的電流和/或電壓。簡而言之，更低的抖動需要更大的電流。不幸的是，這意味著緩沖器用戶陷入較高功耗、更多低能效組件的困境，從而降低了電池供電產(chǎn)品的運(yùn)行時間，增大了散熱量，這些都是不依賴于電源以及是否有足夠的散熱措施都必須要考慮的。
現(xiàn)在的好消息是，這種傳統(tǒng)的折衷已經(jīng)不再需要。IDT公司全新系列的時鐘緩沖器基于經(jīng)過驗證的IC工藝，同時采用了設(shè)計和拓?fù)浣Y(jié)構(gòu)方面的創(chuàng)新，實現(xiàn)了極低的抖動但功耗并沒有增加，同時還具有更小的芯片尺寸，能夠采用一系列的電源軌供電運(yùn)行。例如，IDT5PB11xx系列LVCMOS扇出緩沖器在12kHz到200MHz范圍內(nèi)具有低于50fs的均方根附加相位抖動，而內(nèi)核電流只有15mA。
[page]
通過仔細(xì)分析在此頻率范圍內(nèi)的均方根附加相位抖動曲線可以更明顯地看到這些得到的好處。圖4a展示的是在5PB11xx緩沖器輸入端來自于200-MHz時鐘源的抖動，而圖4b則示出了相同的參數(shù)，但是在緩沖器輸出端。即使在最高頻率（這是最具挑戰(zhàn)性的區(qū)域）時，附加抖動僅為31.6fs。IDT公司產(chǎn)品系列的其他器件具有不同的輸出扇出和配置變化，但都具有類似的低附加抖動。
除了獨(dú)特的低抖動、低功耗特性外，IDT5PB11xx緩沖器也具有其它性能優(yōu)勢。它可以采用1.8V到3.3V之間的寬范圍電壓供電運(yùn)行，而性能不會降低。因此在一個具有多個電源軌的較大設(shè)計中，可以在不同的地方采用同樣的部件，甚至在多個產(chǎn)品中采用同一部件。這不僅簡化了物料清單（BOM），同時也降低了因使用多個新部件而導(dǎo)致出現(xiàn)的附加性設(shè)計“意外”自然風(fēng)險。
5PB11xx的信道與信道輸出偏移（skew）（輸出信道之間的相對時序差）僅為50ps，這對于保持多個外圍負(fù)載之間的同步至關(guān)重要。該緩沖器以一個微小的2×2mmDFN封裝供貨，這種小尺寸是許多先進(jìn)的便攜式應(yīng)用非常需要的。5PB11xx同時也可以及較大的3.9×4.9mmSOIC封裝供貨，可用于以往的設(shè)計進(jìn)行性能升級，或用于電路板空間不是很緊張的新項目設(shè)計。
當(dāng)然，雖然工作在200MHz、性能經(jīng)過大幅度改善的5PB11xx器件簡化了設(shè)計挑戰(zhàn)，但它并不能完全消除電路設(shè)計者的責(zé)任。在200MHz頻率下，仍然要應(yīng)用良好的設(shè)計規(guī)范，包括12至18英寸（30到45cm）長的緩沖器與負(fù)載之間最大電路板布線長度，采用PCB板上的平衡布線以降低噪聲和接地回路影響等等，同時也需要遵循其它的標(biāo)準(zhǔn)高頻設(shè)計準(zhǔn)則。
一些設(shè)計師或許在下述兩種緩沖器之間難以抉擇：一種具有較低抖動，但有較高并難以承受的功耗；另一種具有低功耗，抖動指標(biāo)卻遜色不少。IDT公司的全新時鐘緩沖器產(chǎn)品系列不需要再有這種折衷。除了封裝和引腳與已有產(chǎn)品兼容外，它們也可以更小的封裝提供，這意味著設(shè)計師不僅可以在新設(shè)計中采用該緩沖器，同時可以在已有設(shè)計中利用這些器件的優(yōu)勢。
抖動表征和測試
抖動是一個簡短的術(shù)語，但卻是一個擁有許多技術(shù)細(xì)節(jié)的復(fù)雜主題。不僅有許多類型的抖動，同時也有不同的度量方法來評估抖動，抖動類型和值的大小依照具體的應(yīng)用而有不同的結(jié)果，欲了解更多信息，請參閱附表。兩個信息量很大的參考文獻(xiàn)是AN-815理解抖動單位和AN-827時鐘抖動的應(yīng)用關(guān)聯(lián)。
在評估抖動時，重要的是設(shè)計師要針對多個抖動指標(biāo)做“樹狀分析”，分析它們?nèi)绾螀R合在一起，確保抖動結(jié)果在一定范圍內(nèi)，并且抖動的系統(tǒng)級影響可以接受。同樣重要的是對于那些計劃實際測試并確認(rèn)其抖動分析的工程師，必須要了解在當(dāng)今設(shè)計中非?？斓臅r鐘和非常低的低抖動帶來的挑戰(zhàn)。在設(shè)計、安裝、測試設(shè)備、計算等確認(rèn)測量過程的每一個環(huán)節(jié)，都存在一些復(fù)雜而微妙的因素，有時侯很容易進(jìn)行一些不當(dāng)?shù)臏y試，可在不經(jīng)意間誤導(dǎo)并生成一些數(shù)字，導(dǎo)致對結(jié)果的過于樂觀或者過于悲觀。
作為一家時鐘發(fā)生器和緩沖器IC的領(lǐng)先廠商，IDT公司擁有針對這些測試的豐富經(jīng)驗，所有器件正在使用是德科技（KeysightTechnologies，以前的安捷倫）的E5502相位噪聲測量解決方案等儀器進(jìn)行測試，見圖SB-1。該儀器經(jīng)專門設(shè)計，可用于在設(shè)計評估和生產(chǎn)階段測量非常低的相位噪聲。它采用一個具有參照源技術(shù)的相位檢測器來測量時鐘或緩沖輸出的單邊帶（SSB）相位噪聲特性。該測試裝置的設(shè)計不僅始于高精度信源，同時也采用一個獨(dú)特結(jié)構(gòu)，可以抵消掉許多內(nèi)部錯誤，這些錯誤因而就不會影響到被測器件上的最終數(shù)據(jù)。
沒有任何一個單一的數(shù)字可以簡單地匯總所有應(yīng)用中的抖動。哪些指標(biāo)對于給定的設(shè)計是最相關(guān)的，并且這些是如何由時鐘組件供應(yīng)商測量得出，了解這些對于在特定情況下作出最佳選擇非常關(guān)鍵。這將使設(shè)計人員在考慮設(shè)計優(yōu)先性和制約性的情況下正確理解數(shù)據(jù)表的參數(shù)。
相關(guān)閱讀：
時鐘信號的差分電容，一般人我不告訴他！
過EMC時如何處理好時鐘信號？攻城獅的硬傷
深度解析功率測量中的時鐘同步源
