【導讀】隨著我們的產品接近邊沿速率超快的理想半導體開關，電壓過沖和振鈴開始成為問題。適用于SiC FET的簡單RC緩沖電路可以解決這些問題，并帶來更高的效率增益。
若要問功率轉換器設計師，他們想要怎樣的半導體開關，那回答可能是：“有低導通電阻、高關閉電阻，且兩種狀態間的轉換盡可能快。”當然，這一想法的核心，簡單來說，就是功率耗損低。SiC FET接近這種理想開關，750V級該器件的導通電阻現在還不到6毫歐，邊沿速率以納秒計，數千瓦的轉換器和逆變器的效率值有望達到99.5%以上。
若是稍加考慮，設計師還會加上幾個“順便”要求，如柵極驅動簡單、額定電壓高、第三象限高效運行、雪崩能量高、短路額定值高、熱阻低、系統成本低等若干項。幸運的是，SiC FET也兼具這些優勢，其性能表征十分出眾。
因此，設計師感到滿意，直至他們在最大邊沿速率下將SiC FET松散地插在電路試驗板上，這時會立即冒出一股煙，可此時“供電電壓遠不到最大值，負載也輕！”但是配線電感和連接電感又是多少呢？在驚人的3000A/μs電流邊沿速率下，電感僅100nH，根據人們熟知的等式V = -L.di/dt，產生的電壓峰值為300V，從而增加開關應力，引起持續數微秒的高頻振鈴，從而摧毀了局部無線電接收，只一小會兒，SiC FET就毀壞了。
現在，我們認識到，除非我們向著零連接電感努力，或者苛刻地規定開關額定電壓并實現極大的電磁干擾濾波，否則就需要控制邊沿速率并抑制振鈴。一直以來，限制電壓峰值的傳統方法是添加串聯柵極電阻RG(OFF)，但是這會帶來問題，造成波形延遲，進而限制占空比和高頻運行，而高頻運行是寬帶隙開關值得稱道的優勢之一。柵極電阻還會顯著增加開關損耗，而對振鈴毫無效果。
一個更好的解決方案是使用簡單的RC緩沖電路。面對IGBT通常需要的大型熱電阻電容網絡，您可能會猶豫，但是對于SiC FET，情況則有所不同。它主要用于抑制連接電感和器件電容之間的諧振，在采用SiC FET時，諧振極低。這意味著通常只需要大約200pF（2倍或3倍Coss(er)）電容與數歐的串聯電阻就可以進行抑制。緩沖電路電阻會損耗一定功率，但是該電路網的作用是在軟硬開關應用中減少關閉電壓和電流之間的交疊，以便在此轉換中切實減少損耗。
緩沖電路會在打開時產生一定損耗，因此，要了解整體情況，應該考慮總損耗E(ON) + E(OFF)。下圖顯示的是40毫歐下的E(TOTAL)。藍線表示的是無緩沖電路，RG(ON)和RG(OFF)均為5歐的情況。黃線表示的是RG(ON)為5歐，RG(OFF)為零歐，并使用200pF/10歐緩沖電路的情況。在40A時使用緩沖電路明顯只有好處，當在40kHz下運行時損耗會減少約10.9W。在負載輕的時候，情況反過來了，但是在這些級別下，損耗不大。
緩沖電路是一個很好的解決方案，但它會不會成為一項不可忽視的開支？如果在典型的應用中評估緩沖電路電阻耗費的能量，則每個循環可能約為120μJ，相當于在40kHz下耗費超過5W的能量。然而，測試表明，這些能量中大部分是在打開時通過線性區過渡期間在SiC FET溝道中損耗的，而不是在緩沖電路電阻上損耗的。因而在緩沖電路中使用1W電阻通常就足夠了，在這個功率級別，表面安裝類型就足以輕松應對了。電容器的體積不會大。
現在，設計師可以滿意地表示，他們解決了通向完美開關的又一個難題。這個器件可以輕松便宜地運用，以降低過沖和振鈴，而又不影響其他優勢。
來源：UnitedSiC
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯系小編進行處理。
推薦閱讀：
