- 混合信號 ASSP MCU 解決方案
- 功率監(jiān)控 (Power Aware) 的應(yīng)用
- 精確時基所需的穩(wěn)定性
- 延長電池壽命所需的低功耗
- 高性能所需的速度
- 對事件做出快速反應(yīng)的靈敏性
大量的消費類應(yīng)用中同時實現(xiàn)高性能與低成本，全定制的模擬前端 (AFE) 與普通的數(shù)字信息處理器相結(jié)合是唯一的選擇。為了在同一系統(tǒng)中同時滿足高性能模擬與低成本數(shù)字控制這兩個相互矛盾的需求，當今的發(fā)展趨勢是利用專用標準產(chǎn)品 (ASSP)。ASSP 的優(yōu)勢是用一個可重復使用的低成本系統(tǒng)提供高性能模擬、低成本數(shù)字控制以及縮短上市進程。
這些 ASSP 提供可配置的混合信號模擬功能作為優(yōu)化的外設(shè)模塊，器件的其余部分作為許多平臺共享可重復使用的模塊。快閃微控制器 (MCU) 是實現(xiàn)共享功能的晶核 (host)。單個 ASSP 除了全部補充有計時器與串行端口等數(shù)字外設(shè)之外，現(xiàn)在還可集成高精度模數(shù)轉(zhuǎn)換器 (ADC)、數(shù)模轉(zhuǎn)換器 (DAC)、運算放大器 (OA)、電源電壓監(jiān)控器 (SVS) 以及液晶顯示驅(qū)動器。在圖 1 中我們用 MSP430FG43x 顯示了混合信號快閃 MCU 的集成性能。
憑借基于 ASSP 的混合信號快閃 MCU，設(shè)計工程師就不必將他們的資源集中到風險大的全定制硬件實施上，從而可以開發(fā)出能夠快速投放市場的靈活的可編程功能。
混合信號 ASSP MCU 解決方案
ASSP 非常適用于便攜式醫(yī)療設(shè)備。一臺典型的設(shè)備需要一個精密傳感器接口電路、通信功能、實時時鐘功能、患者數(shù)據(jù)的非易失性存儲器、較長的電池使用壽命以及在應(yīng)用中可對快閃 MCU 進行編程的靈活性。圖 2 顯示了單芯片葡萄糖測量儀的結(jié)構(gòu)圖。
用一個生物催化劑試驗片來測量一小份血樣的葡萄糖含量。當血樣加到試驗片上時，將產(chǎn)生 μA （微安）級的小電流，而且與葡萄糖成比例。然后由快閃 MCU 內(nèi)部的一個 12 位 DAC 向試驗片提供偏置電壓。我們利用以一個集成快閃 MCU 的運算放大器實施的互阻抗放大器，將生物催化劑產(chǎn)生的電流轉(zhuǎn)化為電壓。我們利用一個可編程反饋電阻陣列將運算放大器的輸出調(diào)到可通過嵌入式 12 位 ADC 進行測量的范圍，該可編程反饋電阻陣列可由快閃 MCU 從內(nèi)部提供，不再需要外部組件。
生物催化劑對溫度很敏感，由于測量周期可能持續(xù)達 30 秒，使得這一情況更為復雜。例如，測量周期可能從用戶室內(nèi)等暖和的環(huán)境開始，而轉(zhuǎn)換結(jié)果卻在寒冬的室外環(huán)境中完成。為此，我們用內(nèi)部溫度來衡量測量周期開始與結(jié)束時的溫度，如果二者之間的溫差過大，讀數(shù)將棄用，并向用戶報警。
隨后通常將記錄并傳送患者的測量數(shù)據(jù)，供用戶或者醫(yī)師進行分析。由于快閃 MCU 存儲器是系統(tǒng)內(nèi)可編程的 (ISP) ，因此一部分快閃被直接分配用于數(shù)據(jù)記錄。使用 MCU 存儲器的一部分來進行記錄，就不需要外部數(shù)據(jù)存儲器了。現(xiàn)代嵌入式快閃可擦除與改編程序多達 10 萬次，高于儀器的工作壽命。
功率監(jiān)控 (Power Aware) 的應(yīng)用
為了延長工作壽命，工程師在設(shè)計電池供電儀器時必須認識到功率問題。正常的運行模式必須是省電的低功耗待機模式。為了節(jié)電，必須對整個系統(tǒng)進行分析，只運行必需的任務(wù)。不必要的任務(wù)會浪費功率，應(yīng)徹底刪除。不用的外設(shè)模塊必須禁用。利用 ASSP，所有的外設(shè)模塊均嵌入快閃 MCU 中，并且完全采用軟件控制，易于操作。禁用電路被簡化為軟件操作，只需在外設(shè)控制寄存器中設(shè)定位即可。
[page]
除最低功耗之外，隨選性能以及操作狀態(tài)間的快速切換能力通常都是必需的。系統(tǒng)的計時必須具有足夠的靈活性，以滿足下列相互矛盾的需要：
● 精確時基所需的穩(wěn)定性
● 延長電池壽命所需的低功耗
● 高性能所需的速度
● 對事件做出快速反應(yīng)的靈敏性
最佳的時鐘解決方案是以下兩種計時方式的結(jié)合：一種是采用外部32kHz 表面晶體作為輔助時鐘 (ACLK)，實現(xiàn)低功耗與穩(wěn)定性；另一種是采用快速啟動、高速片上數(shù)控振蕩器 (DCO) 作為系統(tǒng)的主時鐘 (MCLK)。ACLK 始終保持開啟狀態(tài)，只對一個 LCD 驅(qū)動器以及一個用于實時中斷的計時器進行計時。高速 MCLK 對 CPU 以及高速外設(shè)進行計時，以增強處理能力及對事件的快速反應(yīng)能力。DCO 是一種接近“零時延”的低 Q、RC 型振蕩器，可在不到 6μs 的時間內(nèi)啟動。
為了實現(xiàn) DCO 時鐘穩(wěn)定的輸出，不隨溫度和電壓而改變，我們使用了一個鎖頻環(huán) (FLL)。FLL是一個連續(xù)的頻率 (frequency integrator)，始終在后臺將 DCO 頻率調(diào)整為一個穩(wěn)定的參考 ACLK的分數(shù)。將經(jīng)過調(diào)整的 DCO 與ACLK 進行比較，反饋至一個上/下計數(shù)器，該計數(shù)器可自動增加或者減少 DCO 的輸出，使DCO 的頻率與 ACLK 的頻率相匹配。這與將 DCO 頻率增加到 ACLK 頻率的效果相同。圖 3 顯示了 DCO/FLL 組合。
DCO/FLL 的結(jié)合勾畫出功率監(jiān)控超低功耗活動的輪廓，在節(jié)電待機模式下可延長使用時間而且還不影響性能。當事件驅(qū)動中斷需要系統(tǒng)服務(wù)時，DCO 自動啟用，CPU 激活。高速 DCO 時鐘系統(tǒng)將盡快滿足需求，然后返回待機狀態(tài)。
-始終開啟的 ACLK 時鐘計時器提供了便捷的嵌入式實時計時功能。利用 32 kHz 表面晶體進行計時，計時器將信號源以 2^15 分隔，正好每秒觸發(fā)一次中斷。因為此時根本沒有為 CPU 和軟件計時 DCO 的啟動時間，所以嵌入式實時計時功能可作為一次簡單的中斷而得以實現(xiàn)，對整體性能毫無影響。基本實時計時功能所需的 CPU 周期應(yīng)低于 100。如果以額定的 1MHz 頻率對 CPU 進行計時，則實時計時功能的工作時間為每秒鐘 100μs（即百分比為 0.0001）。假如處于工作狀態(tài)的 CPU 電流為 250μA，實時計時功能使整個系統(tǒng)功耗預算的增加不到 25nA。
混合信號的靈活性
在集成方面混合信號快閃 MCU 的性能令人贊嘆，但是幾乎沒有應(yīng)用會犧牲集成度來獲得模擬性能以及設(shè)計的靈活性。應(yīng)用空間廣闊的產(chǎn)品可獲得更高的投資回報，從芯片制造商的角度看是最理想的。為了解決靈活性問題，混合信號快閃 MCU 利用內(nèi)在的可編程性，提供了對應(yīng)于固定功能的可配置軟件模擬外設(shè)。
嵌入式 ADC 實現(xiàn)對輸入渠道、采樣時間、采樣速率以及電壓基準源的完全控制。利用軟件選擇所需的專用功能。DAC 提供了選擇輸出格式、觸發(fā)源、多個 DAC 分組的功能，還提供了配置模擬輸出緩沖器實現(xiàn)功率與驅(qū)動最佳平衡的功能。OA 通常是任何設(shè)計中最特殊也是最關(guān)鍵的模擬組件之一，它有數(shù)個寄存器，實現(xiàn)包括建立時間、軌至軌輸入以及反饋電阻在內(nèi)的完全可編程性。利用多個嵌入式 OA，可以很容易地實現(xiàn)差分放大器與儀器放大器等復雜電路。
借助基于快閃 MCU 的 ASSP，可以為所有模擬與數(shù)字外設(shè)模塊進行軟件配置，這樣可以不斷增強應(yīng)用直至最終產(chǎn)品出廠。不僅不會發(fā)生較長的 ASIC 供貨周期這樣令人頭痛的事情，而且也不會產(chǎn)生重新設(shè)計的成本。此外，利用基于快閃的配置，相同的硬件可重復用于數(shù)種最終產(chǎn)品。例如，可能會將一種產(chǎn)品提供給要求不同用戶接口的數(shù)個不同地區(qū)。利用快閃存儲器，可以嵌入特定區(qū)域配置。基于快閃的產(chǎn)品還可提供現(xiàn)場升級功能，可在以后對其進行編程。
更優(yōu)的性能表現(xiàn)
將混合信號外設(shè)特性直接嵌入基于快閃 MCU 的 ASSP 中可以消除分離外接器件間接口所需的開銷，從而提高系統(tǒng)性能。例如，外部數(shù)據(jù)轉(zhuǎn)換器與 MCU之間的共用接口就是一個同步外設(shè)接口 (SPI) 總線。SPI 至少要占用板級空間，并需要帶有四個信號引腳的 MCU 串行端口，這些信號引腳是：芯片選擇、時鐘、數(shù)據(jù)輸入、數(shù)據(jù)輸出。更高成本在于為 SPI 中斷服務(wù)子程序提供服務(wù)的軟件開銷，通常在中斷開銷及存儲接收與發(fā)送數(shù)據(jù)所需的50個系統(tǒng) CPU 周期范圍內(nèi)。在 100ksps 的 ADC 采樣率與每樣本 50 個周期的軟件開銷情況下，MCU 必須保留 500 萬個周期或 MIPS。利用嵌入式數(shù)據(jù)轉(zhuǎn)換器，軟件服務(wù)就如同讀取單個寄存器，然后將讀取結(jié)果傳送至存儲器中一樣簡單，從而將系統(tǒng)周期縮短 50%,也可將功耗進一步降低 50％ 以上。
為了進一步提高性能，同時降低功耗，諸如 MSP430FG43x 等新型 ASSP 均包括了直接內(nèi)存存取 (DMA) 控制器。DMA可在嵌入式混合信號外設(shè)之間提供最佳結(jié)合 (ultimate glue)，從而實現(xiàn)全面可配置的自動化無 CPU 參與數(shù)據(jù)傳輸。采用諸如數(shù)據(jù)轉(zhuǎn)換器這樣的外設(shè)可以顯著增強 DMA 的性能,這些轉(zhuǎn)換器可以周而復始地將數(shù)據(jù)從存儲表中移進移出。利用DMA，每次傳輸僅要求兩個系統(tǒng)周期，與連接外部器件的系統(tǒng)相比，系統(tǒng)開銷降低了 25 倍。利用 DMA，可將新的可用系統(tǒng)資源重新分配給更高級的細分功能，或用于實現(xiàn)顯著延長的待機時間間隔，降低延長電池使用壽命所需的功耗。
如今，開發(fā)基于混合信號快閃 MCU、能快速投入市場、具有緊密封裝以及更高精確度模擬的 ASSP 要求富有全新的思維方式。一流的 MCU 式線上電路模擬器 (ICE) 被嵌入式模擬所取代。小型嵌入式模擬邏輯內(nèi)核駐留在實際的 ASSP 自身上，通過業(yè)界標準的 JTAG 接口可對其進行訪問。嵌入式模擬對高性能混合信號系統(tǒng)變得日益重要，這些系統(tǒng)必須保持微伏模擬信號的完整性。笨重的 ICE 幾乎不可能實現(xiàn)高精度信號的完整性，它對連線干擾非常敏感。
借助嵌入式模擬技術(shù)，從開發(fā)一開始，硬件工程師即可潛心開發(fā)實際的生產(chǎn)系統(tǒng)并進行調(diào)試。將 ISP 快閃存儲器的卓越靈活性與普通的嵌入式模擬相結(jié)合，使設(shè)計一開始就能夠?qū)崿F(xiàn)當今混合信號 ASSP 真正的系統(tǒng)級開發(fā)，從而不僅可降低成本而且還能進一步簡化開發(fā)工作，加速開發(fā)進程。
