EMI工程師應該都能從理論上分析了EMI的產生情況，并主要從系統設計方面考慮很多實際采用的抑制EMI的手段和方式，這里我們將針對高速PCB設計，來分析如何進行EMI控制。
1、傳輸線RLC參數和EMI
對于PCB板來說，PCB上的每一條走線都可以有用三個基本的分布參數來對它進行描述，即電阻，電容和電感。在EMI和阻抗的控制中，電感和電容的作用很大。
電容是電路系統存儲系統電能的元件。任何相鄰的兩條傳輸線之間，兩層PCB導電層之間以及電壓層和周圍的地平面之間都可以組成電容。在這些所有的電容中，傳輸線和它的回流電流之間組成的電容數值最大，也數量最多，因為任何的傳輸線，它都會在它的周圍通過某種導電物質形成回流。根據電容的公式：C=εs/(4kπd)，他們之間形成的電容的大小和傳輸線到參考平面的距離成反比，和傳輸線的直徑(橫截面積)成正比。我們都知道，如果電容的數值越大，那么他們之間存儲的電場能量也越多，換句話說，他往外部泄露系統能量的比率將更少，那么這個系統產生的EMI就會得到一定的抑制作用。
電感是電路系統中存儲周圍磁場能量的元件。磁場是由流過導體的電流產生的感生場。電感的數值表示它存儲導體周圍磁場的能力，如果磁場減弱，感抗就會變小，感抗變大的時候，磁場就會增大，那么對外的磁能量輻射也會變大，即EMI值越大。所以，如果系統的電感越小，那么就能對EMI進行抑制。在低頻情況下，如果導體變短，厚度變大，變寬的時候，導體的電感就會變小，而在高頻情況下，磁場的大小則和導線及其回流構成的閉環面積的函數，如果把導線與其回路靠近，由于回流和本身電流大小相等(在最佳回流狀態)方向相反，所以兩者產生的磁場就會相互抵消，降低了導體的感應電感，所以，保持導體上電流和其最佳回流路徑，能夠一定程度的減小EMI。
而在一個實際電路中，導線的電容和電感是融合為一體的，我們如果只分析電容或者只考慮電感都有些片面，所以我們引入阻抗。阻抗是傳輸線上輸入電壓對輸入電流的比率值(Z0=V/I)。導線和回路之間的阻抗是導線及其回路之間電感和電容的函數，阻抗ZO等于(L/C)1/2。。
通過前面的分析和阻抗ZO的公式，從抑制EMI角度上來說，我們希望阻抗越小越好。當阻抗比較小即電容較大和電感較小的時候，我們只要保持電路的正常布線，使電流保持最佳回流路徑，就可以使EMI控制在最小。而當電容變小，電感變大，將會使系統屏蔽電磁場能量的能力下降，外泄電磁場能量增加，EMI變大。
[page]
2、疊層設計抑制EMI
從前面的分析可以看到，低阻抗的參考平面在抑制EMI中起著至關重要的作用，因而我們在進行疊層設計時，應該特別注重參考平面層的安排。對于PCB板上的信號走線來說，好的分層應該是讓所有的信號層兩邊緊挨著電源層或者接地層;從電源來看，好的分層是應該把電源與接地層相鄰，且電源和接地層的距離盡可能的小，盡量保證電源和地層上的低阻抗。隨著信號頻率的不斷提高，一般只有6層板以上的多層PCB板才能起到良好的EMI抑制效果。下面，我們以6層板為例，對不同的PCB迭層設計方案的性能優劣做一些比較。
圖1 六層PCB的兩種典型疊層設計
六層PCB的疊層設計通常有兩種方案(如圖1所示)。對于第一種方案，我們可以把電源和地分別放在第3和第4層，這一設計雖然電源覆銅阻抗低，但是由于第1層和第6層為信號層，其電磁屏蔽性能差，導線上的很大一部分磁場都要輻射到外界，換句話說，信號電流和回流信號中，一個處于屏蔽范圍內，而另一個卻有一半處于屏蔽范圍外，一個處于屏蔽范圍之內，這樣其實增加了差模EMI。但是如果兩個外層上的信號線數量最少，走線長度很短(短于信號最高諧波波長的1/20)，則這種設計可以解決差模EMI問題。將外層上的無元件和無走線區域鋪銅填充并將覆銅區接地(每1/20波長為間隔)，則對差模EMI的抑制特別好。而且我們還可以條件允許的情況下，在信號層的每一層靠邊處鋪設一圈銅，并且在1/20波長的間距內打控，也能很好的防止EMI的泄漏.如前所述，要將鋪銅區與內部接地層多點相聯。第二種方案就是將電源和地分別放在第2和第5層，雖然抑制了絕大部分差模EMI，但由于電源覆銅阻抗高，對減少共模EMI輻射的效果不好。此外，從信號阻抗
控制的觀點來看，這一做法也是非常有利的，因而該方案成為目前應用最廣泛的六層板設計方案。
如果我們能夠有能力將所有的信號走線完全分布在兩層內進行，那么我們可以采用其它更優化的疊層設計：將第1和第6層(兩個表層)鋪地，第3和第4層設置為電源和地。信號線走在2和5層，兩邊都有參考平面屏蔽，因而EMI抑制能力是優異的。該設計的缺點就是走線層只有兩層，布線空間略顯緊張。實際中要靈活處理，比如在鋪銅區內也可以適當走線，只是要注意不能隔斷上層信號的回流通路。
還有一種疊層方案為：信號、地、信號、電源、地、信號，這也可實現信號完整性設計所需要的良好的環境：信號層與參考層相鄰，電源層和接地層配對。不足之處在于鋪銅層的堆疊不平衡，這會給加工制造帶來麻煩。解決問題的辦法是將第3層所有的空白區域填銅，填銅后如果第3層的覆銅密度接近於電源層或接地層，這塊板就可以近似地看作是結構平衡的電路板。注意，填銅區必須接電源或接地(最好接地)，連接過孔之間的距離仍然是小于1/20波長。
[page]
3 、電容和接地過孔對回流的作用
高速PCB設計中對于EMI的抑制是非常靈活的，設計者永遠不可能很完美地解決所有的EMI問題，只有從小處著手，從對各個細節的把握來達到整體抑制的效果，有時，往往一個看似微不足道的電容或過孔都能起著舉足輕重的作用。也許提到電容對EMI的抑制作用大家都比較熟悉，即利用電容的儲能濾波特性，穩定電壓，消除高次諧波，從而達到降低EMI的效果。在這節里，我們將重點分析一下電容和接地過孔在保證信號低阻抗回路中所起的作用，這也是多層PCB板設計中有效抑制EMI的重要方面之一。
多層PCB設計中，由于布線密度，拓補結構的要求，信號走線經常需要在層間切換，如果它所參考的地平面也發生變化，那么該信號的回流路徑將發生變化，從而產生一定的EMI問題，如圖2所示：
圖2 信號換層帶來的EMI問題
解決這一問題最簡單也是最有效的方法就是合理添加電容或過孔。如果兩個不同的參考平面都是地或都是電源，那么我們可以通過添加接地過孔或者電源連接過孔來為信號的回流提供回路(圖3 A);如果兩個參考平面是電源和地之間的切換，那么就可以利用旁路電容提供低阻抗的回路(圖3 B)。
圖3 過孔或電容提供回流通路
上圖我們可以看到，在信號走線換層的附近多放置一些接地過孔(電源孔)和電容能為信號提供完整的低阻抗的回路，保證了信號和回流之間的耦合，從而抑制了EMI。需要注意的是，回流通過電容切換參考平面時，由于本身及過孔的寄生電感存在，仍然會產生一定的電磁輻射和信號衰減，所以設計者頭腦里要有一個正確的指導思想：盡量少換層走線，換層后盡量保持信號靠近同一(或者同屬性)的參考平面。
[page]
PCB板上器件的布局，可以按照下面幾個原則來進行：
按照器件的功能和類型來進行布局。對于功能相同或者相近的器件，放置在一個區域里面有利于減小他們之間的布線長度。而且還能防止不同功能的器件在一個小區域內形成干擾。
按照電源類型進行布局。這個是布局中最重要的一點，電源類型包括不同的電源電壓值，數字電路和模擬電路。按照不同電壓，不同電路類型，將他們分開布局，這樣有利于最后地的分割，數字地緊貼在數字電路下方，模擬地緊貼在模擬電路下方。這樣有利于信號的回流和兩種地平面之間的穩定。
關于共地點和轉換器的放置。由于電路中很可能存在跨地信號，如果不采取什么措施，就很可能導致信號無法回流，產生大量的共模和差模EMI。所以，布局的時候盡量要減少這種情況的發生，而對于非走不可的，可以考慮給模擬地和數字地選擇一個共地點，提供跨地信號的回流路徑。電路中有時還存在A/D或D/A器件，這些轉換器件同時由模擬和數字電源供電，因此要將轉換器放置在模擬電源和數字電源之間。
對于PCB的走線，我們這里建議如下一些措施來抑制EMI：
保證所有的信號尤其是高頻信號，盡可能靠近地平面(或其他參考平面)。
一般超過25MHz的PCB板設計時要考慮使用兩層(或更多的)地層。
在電源層和地層設計時滿足20H原則。
(由于RF電流在電源層和地層的邊緣也容易發射電磁波，解決這個問題的最好方法就是采用20-H規則，即地平面的邊緣比電源平面大20H(H是電源到地平面的距離)。若是設計中電源的管腳在PCB的邊緣，則可以部分延展電源層以包住該管腳。)
將時鐘信號盡量走在兩層參考平面之間的信號層。
保證地平面(電源平面)上不要有人為產生的隔斷回流的斷槽。
在高頻器件周圍，多放置些旁路電容。
信號走線時盡量不要換層，即使換層，也要保證其回路的參考平面一樣。
在信號換層的過孔附近放置一定的連接地平面層的過孔或旁路電容。
當走線長度(單位英寸)數值上等于器件的上升時間(單位納秒)，就要考慮添加串聯電阻。
保證時鐘信號或其他高速電路遠離輸入輸出信號的走線區域。
盡量減少印制導線的不連續性，例如導線寬度不要突變，導線的拐角應大于90度，信號走線不能呈環狀等。
在一些重要的信號線周圍可以加上保護的地線，以起到隔離和屏蔽的作用。
對于跨地信號，要想辦法保證它最小回流面積。
相關閱讀：
專家解答，教你突破高速PCB設計瓶頸
http://www.tzzsdz.com/emc-art/80021724
針對高速PCB設計應用問題的解決方案
http://www.tzzsdz.com/cp-art/80022168
高速PCB設計中的屏蔽方法
http://www.tzzsdz.com/cp-art/80022188
