【導讀】在PCB設計中，電路不同接地方法也各不相同。接地是抑制噪聲和防止干擾的重要措施，只有正確的接地才能減少或避免電路間的相互干擾，本文從形成干擾的原因出發(fā)，為大家分享工程師們總結的一些PCB設計中的接地技巧，希望能幫助大工程師們在PCB設計中能夠少走彎路。
模擬地/數(shù)字地以及模擬電源/數(shù)字電源只不過是相對的概念。提出這些概念的主要原因是數(shù)字電路對模擬電路的干擾已經(jīng)到了不能容忍的地步。目前的標準處理辦法如下：
1.地線從整流濾波后就分為2根，其中一根作為模擬地，所有模擬部分的電路地全部接到這個模擬地上面；另一根為數(shù)字地，所有數(shù)字部分的電路地全部接到這個數(shù)字地上面。
2.直流電源穩(wěn)壓芯片出來，經(jīng)過濾波后同樣分為2根，其中一根經(jīng)過LC/RC濾波后作為模擬電源，所有模擬部分的電路電源全部接到這個模擬電源上面；另一根為數(shù)字電源，所有數(shù)字部分的電路電源全部接到這個數(shù)字電源上面。
注意：模擬地/數(shù)字地以及模擬電源/數(shù)字電源除了在電源的開始部分有一點連接外，不能再有任何連接。
AVCC：模擬部分電源供電；AGND：模擬地
DVCC：數(shù)字部分電源供電；DGND：數(shù)字地
這樣區(qū)分是為了將數(shù)字部分和模擬部分隔離開，減小數(shù)字部分帶給模擬電路部分的干擾。但這兩部分不可能完全隔離開，數(shù)字部分和模擬部分之間是有連接的所以，在供電時至少地應該是在一起的，所以AGND和DGND之間要用0歐姆的電阻或磁珠或電感連接起來，這樣的一點連接就能夠減小干擾。同樣，如果兩部分的供電電源相同也應該采用這樣的接法。
在電子系統(tǒng)設計中，為了少走彎路和節(jié)省時間，應充分考慮并滿足抗干擾性的要求，避免在設計完成后再去進行抗干擾的補救措施。形成干擾的基本要素有三個：
(1)干擾源：指產(chǎn)生干擾的元件、設備或信號，用數(shù)學語言描述如下：du/dt，di/dt大的地方就是干擾源。如：雷電、繼電器、可控硅、電機、高頻時鐘等都可能成為干擾源。
(2)傳播路徑：指干擾從干擾源傳播到敏感器件的通路或媒介。典型的干擾傳播路徑是通過導線的傳導和空間的輻射。
(3)敏感器件：指容易被干擾的對象。如：A/D、D/A變換器，單片機，數(shù)字IC，弱信號放大器等?？垢蓴_設計的基本原則是：抑制干擾源，切斷干擾傳播路徑，提高敏感器件的抗干擾性能。
[page]
抑制干擾源
抑制干擾源就是盡可能的減小干擾源的du/dt，di/dt。這是抗干擾設計中最優(yōu)先考慮和最重要的原則，常常會起到事半功倍的效果。減小干擾源的du/dt主要是通過在干擾源兩端并聯(lián)電容來實現(xiàn)。減小干擾源的di/dt則是在干擾源回路串聯(lián)電感或電阻以及增加續(xù)流二極管來實現(xiàn)。
抑制干擾源的常用措施如下：
(1)繼電器線圈增加續(xù)流二極管，消除斷開線圈時產(chǎn)生的反電動勢干擾。僅加續(xù)流二極管會使繼電器的斷開時間滯后，增加穩(wěn)壓二極管后繼電器在單位時間內(nèi)可動作更多的次數(shù)。
(2)在繼電器接點兩端并接火花抑制電路(一般是RC串聯(lián)電路，電阻一般選幾K到幾十K，電容選0.01uF)，減小電火花影響。
(3)給電機加濾波電路，注意電容、電感引線要盡量短。
(4)電路板上每個IC要并接一個0.01μF～0.1μF高頻電容，以減小IC對電源的影響。注意高頻電容的布線，連線應靠近電源端并盡量粗短，否則，等于增大了電容的等效串聯(lián)電阻，會影響濾波效果。
(5)布線時避免90度折線，減少高頻噪聲發(fā)射。
(6)可控硅兩端并接RC抑制電路，減小可控硅產(chǎn)生的噪聲(這個噪聲嚴重時可能會把可控硅擊穿的)。
按干擾的傳播路徑可分為傳導干擾和輻射干擾兩類。
所謂傳導干擾是指通過導線傳播到敏感器件的干擾。高頻干擾噪聲和有用信號的頻帶不同，可以通過在導線上增加濾波器的方法切斷高頻干擾噪聲的傳播，有時也可加隔離光耦來解決。電源噪聲的危害最大，要特別注意處理。所謂輻射干擾是指通過空間輻射傳播到敏感器件的干擾。一般的解決方法是增加干擾源與敏感器件的距離，用地線把它們隔離和在敏感器件上加蔽罩。
切斷干擾傳播路徑
切斷干擾傳播路徑的常用措施如下：
(1)充分考慮電源對單片機的影響。電源做得好，整個電路的抗干擾就解決了一大半。許多單片機對電源噪聲很敏感，要給單片機電源加濾波電路或穩(wěn)壓器，以減小電源噪聲對單片的干擾。比如，可以利用磁珠和電容組成π形濾波電路，當然條件要求不高時也可用100Ω電阻代替磁珠。
(2)如果單片機的I/O口用來控制電機等噪聲器件，在I/O口與噪聲源之間應加隔離(增加π形濾波電路)。控制電機等噪聲器件，在I/O口與噪聲源之間應加隔離(增加π形濾波電路)。
(3)注意晶振布線。晶振與單片機引腳盡量靠近，用地線把時鐘區(qū)隔離起來，晶振外殼接地并固定。此措施可解決許多疑難問題。
(4)電路板合理分區(qū)，如強、弱信號，數(shù)字、模擬信號。盡可能把干擾源(如電機，繼電器)與敏感元件(如單片機)遠離。
(5)用地線把數(shù)字區(qū)與模擬區(qū)隔離，數(shù)字地與模擬地要分離，最后在一點接于電源地。A/D、D/A芯片布線也以此為原則，廠家分配A/D、D/A芯片引腳排列時已考慮此要求。
(6)單片機和大功率器件的地線要單獨接地，以減小相互干擾。大功率器件盡可能放在電路板邊緣。
(7)在單片機I/O口，電源線，電路板連接線等關鍵地方使用抗干擾元件如磁珠、磁環(huán)、電源濾波器，屏蔽罩，可顯著提高電路的抗干擾性能。
[page]
提高敏感器件的抗干擾性能
提高敏感器件的抗干擾性能是指從敏感器件這邊考慮盡量減少對干擾噪聲的拾取，以及從不正常狀態(tài)盡快恢復的方法。
提高敏感器件抗干擾性能的常用措施如下：
(1)布線時盡量減少回路環(huán)的面積，以降低感應噪聲。
(2)布線時，電源線和地線要盡量粗。除減小壓降外，更重要的是降低耦合噪聲。
(3)對于單片機閑置的I/O口，不要懸空，要接地或接電源。其它IC的閑置端在不改變系統(tǒng)邏輯的情況下接地或接電源。
(4)對單片機使用電源監(jiān)控及看門狗電路，如：IMP809，IMP706，IMP813，X25043，X25045等，可大幅度提高整個電路的抗干擾性能。
(5)在速度能滿足要求的前提下，盡量降低單片機的晶振和選用低速數(shù)字電路。
(6)IC器件盡量直接焊在電路板上，少用IC座。
為了達到很好的抗干擾，于是我們?？吹絇CB板上有地分割的布線方式。但是也不是所有的數(shù)字電路和模擬電路混合都一定要進行地平面分割。因為這樣分割是為了降低噪聲的干擾。
理論：在數(shù)字電路中一般的頻率會比模擬電路中的頻率要高，而且它們本身的信號會跟地平面形成一個回流(因為在信號傳輸中，銅線與銅線之間存在著各種各樣的電感和分布電容)，如果我們把地線混合在一起，那么這個回流就會在數(shù)字和模擬電路中相互串擾。而我們分開就是讓它們只在自己本身內(nèi)部形成一個回流。它們之間只用一個零歐電阻或是磁珠連接起來就是因為原來它們就是同一個物理意義的地，現(xiàn)在布線把它們分開了，最后還應該把它們連接起來。
如何分析它們是屬于數(shù)字部分呢還是模擬部分?這個問題常常是我們在具體畫PCB時得考濾的。我個人的看法是要判斷一個元件是屬于模擬的，還是數(shù)字的關鍵是看與它相關的主要芯片是數(shù)字的還是模擬的。比如：電源它可能給模擬電路供電，那它就是模擬部分的，如果它是給單片機或是數(shù)據(jù)類芯片供電，那它就是數(shù)字的。當它們是同一個電源時就需要用一個橋的方法把一個電源從另一個部分引過來。最典形的就是D/A了，它應該是一個一半是數(shù)字，一半是模擬的芯片。我認為如果能把數(shù)字輸入處理好后，剩下的就可以畫到模擬部分去了。
[page]
模擬電路涉及弱小信號，但是數(shù)字電路門限電平較高，對電源的要求就比模擬電路低些。既有數(shù)字電路又有模擬電路的系統(tǒng)中，數(shù)字電路產(chǎn)生的噪聲會影響模擬電路，使模擬電路的小信號指標變差，克服的辦法是分開模擬地和數(shù)字地。
對于低頻模擬電路，除了加粗和縮短地線之外，電路各部分采用一點接地是抑制地線干擾的最佳選擇，主要可以防止由于地線公共阻抗而導致的部件之間的互相干擾。
而對于高頻電路和數(shù)字電路，由于這時地線的電感效應影響會更大，一點接地會導致實際地線加長而帶來不利影響，這時應采取分開接地和一點接地相結合的方式。
另外對于高頻電路還要考慮如何抑制高頻輻射噪聲，方法是：盡量加粗地線，以降低噪聲對地阻抗；滿接地，即除傳輸信號的印制線以外，其他部分全作為地線。不要有無用的大面積銅箔。
地線應構成環(huán)路，以防止產(chǎn)生高頻輻射噪聲，但環(huán)路所包圍面積不可過大，以免儀器處于強磁場中時，產(chǎn)生感應電流。但如果只是低頻電路，則應避免地線環(huán)路。數(shù)字電源和模擬電源最好隔離，地線分開布置，如果有A/D，則只在此處單點共地。
低頻中沒有多大影響，但建議模擬和數(shù)字一點接地。高頻時，可通過磁珠把模擬和數(shù)字地一點共地。
如果把模擬地和數(shù)字地大面積直接相連，會導致互相干擾。不短接又不妥，理由如上有四種方法解決此問題∶1、用磁珠連接；2、用電容連接；3、用電感連接；4、用0歐姆電阻連接。
●磁珠的等效電路相當于帶阻限波器，只對某個頻點的噪聲有顯著抑制作用，使用時需要預先估計噪點頻率，以便選用適當型號。對于頻率不確定或無法預知的情況，磁珠不合。
●電容隔直通交，造成浮地。
●電感體積大，雜散參數(shù)多，不穩(wěn)定。
●0歐電阻相當于很窄的電流通路，能夠有效地限制環(huán)路電流，使噪聲得到抑制。電阻在所有頻帶上都有衰減作用(0歐電阻也有阻抗)，這點比磁珠強。
相關閱讀：
技巧分享：提高PCB電磁兼容性設計方法匯總
http://www.tzzsdz.com/cp-art/80021839
工程師經(jīng)驗：讓PCB設計更優(yōu)秀的六大關鍵
http://www.tzzsdz.com/gptech-art/80021850
竅門分享：如何降低PCB設計中的噪聲與電磁干擾
http://www.tzzsdz.com/emc-art/80021853
工程師推薦必看！開發(fā)高質(zhì)量PCB設計指南
http://www.tzzsdz.com/gptech-art/80021785
