- 汽車內部電子噪聲源
- 汽車電子的EMC設計
- 增加Vss到基底或者Vdd到基底的電容能夠降低噪聲瞬態值
- 數字電路或者模擬電路通常都需要隔離源區
- 控制內部存在四種主要的噪聲源
汽車電子處于一個充滿噪聲的環境，因此汽車電子必須具有優秀的電磁兼容(EMC)性能。而汽車電子的EMC設計中最主要的是微處理器的設計，作者將結合實際設計經驗，分析噪聲的產生機理并提出消除噪聲的方法。
汽車電子常常工作環境很惡劣：環境溫度范圍為－40oC到125oC；振動和沖擊經常發生；有很多噪聲源，如刮水器電動機、燃油泵、火花點火線圈、空調起動器、交流發電機線纜連接的間歇切斷，以及某些無線電子設備，如手機和尋呼機等。
汽車設計中一般都有一個高度集成的微控制器，該控制器用來完成大量的計算并實現有關車輛運行的控制，包括引擎管理和制動控制等。汽車電子設計不僅需要在這種噪聲環境中實現對MCU的保護，同時也必須規范MCU模塊設計，確保MCU模塊發射的噪聲滿足相關的規范。
在概念上，電磁兼容性(EMC)包含系統本身對噪聲的敏感性以及噪聲發射兩個部分。噪聲可以通過電磁場的方式傳播從而產生輻射干擾，也可以通過芯片上或者芯片外的寄生效應傳導。
在大多數汽車控制系統設計中，EMC變得越來越重要。如果設計的系統不干擾其它系統，也不受其它系統發射影響，并且不會干擾系統自身，那么所設計的系統就是電磁兼容的。
在美國出售的任何電子設備和系統都必須符合聯邦通訊委員會(FCC)制定的EMC標準，而美國主要的汽車制造商也都有自己的一套測試規范來制約其供應商。其它的汽車公司通常也都有各自的要求，如：
SAEJ1113(汽車器件電磁敏感性測試程序)給出了汽車器件推薦的測試級別以及測試程序。
SAEJ1338則提供關于整個汽車電磁敏感性如何測試的相關信息。
SAEJ1752/3和IEC61967的第二和第四部分是專用于IC發射測試的兩個標準。
歐洲也有自己的標準，歐盟EMC指導規范89/336/EEC于1996年開始生效，從此歐洲汽車工業引入了一個新的EMC指導標準(95/54/EEC)。
檢查汽車對于電磁輻射的敏感性，應該確保整個汽車在20到1000MHz的90％帶寬范圍內參考電平限制在24V/米的均方根值以內，在整個帶寬范圍以內的均方根值在20V/米以內。在測試過程中要試驗駕駛員對方向盤、制動以及引擎速度的直接控制，而且不允許產生可能導致路面上任何其他人混淆的異常，或者駕駛員對汽車直接控制的異常。
由于芯片幾何尺寸不斷減小，以及時鐘速度的不斷增加都會導致器件發射超過500MHz的時鐘諧波，因此EMC設計非常重要。如摩托羅拉公司最新基于e500架構的微控制器MPC5500系列，該芯片采用0.1微米工藝技術，時鐘頻率為200MHz。
此外，產品成本的要求迫使生產商設計電路板時不使用地層并盡可能減少器件數量，汽車設計工程師將面對非常嚴格的設計約束挑戰。設計的電子系統必須高度可靠，即使一百萬輛汽車中有一輛存在一個簡單的故障都是不允許的。沒有考慮EMC設計而召回所有汽車的事實證明這種做法不僅損失巨大，而且影響汽車廠商的聲譽。
在電磁兼容設計中，“受害方”的概念通常指那些由于設計缺乏EMC考慮而受到影響的部件。受害部件可能在基于MCU的PCB或者模塊的內部，也可能是外部系統。通常的受害部件是汽車免持鑰匙入車(Keyless-Entry)模塊中的寬帶接收器或者是車庫門開啟裝置接收器，由于接收到MCU發出的足夠強的噪聲，這些模塊中的接收器會誤認為接收到了一個遙控信號。
汽車收音機通常也是受害部件：MCU可能產生大量的FM波段諧波，嚴重降低聲音質量。分布在汽車中的其它模塊也可能受到類似的影響，基于MCU的模塊產生的發射噪聲經由線纜傳播出去，如果MCU產生足夠強的噪聲對文本和語音進行干擾，那么無繩電話和尋呼機也容易受到干擾。
[page]
EMC設計
很多EMC設計技術都可以應用到電路板和SoC設計中。最具共性的部分就是傳輸線效應，以及布線和電源分布網絡上的寄生電阻、電容和電感效應。當然，SoC設計中存在許多與芯片自身相關的技術，涉及基底材料、器件幾何尺寸和封裝等。
首先了解傳輸線效應。如果發送器和接收器之間存在阻抗不匹配，信號將產生反射并且導致電壓振鈴現象，因而降低噪聲容限，增加信號串擾并通過容性耦合對外產生信號發射干擾。IC上的傳輸線尺寸通常非常小，因此不會發射噪聲或者受到輻射噪聲的影響，而電路板上的傳輸線尺寸通常比較大，容易產生這種問題，最常用的解決辦法是使用串聯終結器。
在SoC設計中，噪聲主要通過寄生電阻和電容來傳導，而不是以電磁場的方式輻射。CMOS芯片通過一種外延工藝實現極低電阻基底的方法來增強抗閉鎖的能力，而基底的底側為基底噪聲提供了一種有效的傳導路徑，使得很難將噪聲源同敏感節點在電氣上分隔開來。
許多并行的p＋基底觸點(contact)為阻性耦合噪聲提供了一個低阻抗路徑。在n阱和p溝道晶體管p基底的側壁以及底部之間會形成寄生電容，因而產生容性耦合噪聲，并且在n溝道晶體管的基底和源區之間形成pn結(見圖1)。
單個pn結電容非常小，在一個VLSI的SoC設計中并行的電容總和通常是幾個納法，在連接到電源網絡之前將源區和基底直接連接可以短路掉這個電容。這種技術還消除了進入基底的瞬時負電流而導致的體效應(bodyeffect)。體效應會增加耗盡區，并導致晶體管的Vt變高。同樣的技術也可以應用于n阱p溝道晶體管，以減小容性耦合噪聲。
然而，包含層疊晶體管的數字電路或者模擬電路通常都需要隔離源區。在這種情況下，增加Vss到基底或者Vdd到基底的電容能夠降低噪聲瞬態值。對模擬電路設計來說，體效應通過改變偏置電流和信號帶寬降低了電路性能，因此需要使用其它解決辦法，如阱隔離。對數字電路，采用單一的阱最理想，可以降低芯片面積。通過認真的設計可以對體效應進行補償。
基底噪聲的另一個來源是碰撞離化(impact-ionization)電流，該噪聲跟工藝技術有關，當NMOS晶體管達到夾斷(pinch-off)電壓時就會出現這種情況。碰撞離化會在基底產生空穴電流(正的瞬間電流)。
通常，基底噪聲的頻率范圍可能高達1GHz，因此必須考慮趨膚效應。趨膚效應是指導體上隨著深度的增加感應系數增大，在導體的中心位置達到最大值。趨膚效應會導致片上信號的衰減以及信號在芯片p＋基底層的失真。為最大程度減小趨膚效應，要求基底厚度小于150微米，該尺寸遠遠小于某些基底允許的最小機械厚度，然而更薄的基底更易碎。
噪聲源
微控制器內部存在四種主要的噪聲源：內部總線和節點同步開關產生的電源和地線上的電流；輸出管腳信號的變換；振蕩器工作產生的噪聲；開關電容負載產生的片上信號假象。
許多設計方法可以降低同步開關噪聲(SSN)。穿透電流是SSN的一個主要來源，所有的時鐘驅動器、總線驅動器以及輸出管腳驅動器都可能受到這種效應的影響。這種效應發生在互補類型的反相器中，輸出狀態發生變化時p溝道晶體管和n溝道晶體管瞬間同時導通。確保在互補晶體管導通之前關斷另一個晶體管就可以實現穿透電流最小，在大電流驅動器的設計中，這可能要求一個前置驅動器來控制該節點信號的轉換率。
切斷不需要使用模塊的時鐘也可以降低SSN。很明顯，該技術同具體應用十分相關，應用該技術可以提高EMC性能。在類似摩托羅拉的MPC555和565這樣高度集成的微控制器芯片中，所有芯片的外圍模塊都具有這樣的功能。
