【導讀】靜電放電 (ESD) 現象從一開始就存在。我們第一次接觸 ESD 往往是在孩童時代，在干燥的冬日觸碰金屬門把手時，會有種觸電的感覺——這就是靜電放電。這種短暫的不適感通常對人類來說不是問題，但是即使是少量的 ESD 也有可能會損毀敏感電路。
本博客是手機 ESD 保護系列的第 1 部分。該系列共分為 3 部分。
靜電放電 (ESD) 現象從一開始就存在。我們第一次接觸 ESD 往往是在孩童時代，在干燥的冬日觸碰金屬門把手時，會有種觸電的感覺——這就是靜電放電。這種短暫的不適感通常對人類來說不是問題，但是即使是少量的 ESD 也有可能會損毀敏感電路。
手機設計人員一直都面臨著何時以及如何解決這一自然現象的挑戰。本博客解釋了系統級 ESD 保護為何如此重要，同時使大家能夠了解提高移動設備中系統級 ESD 保護的測試模型和戰略。
ESD 模型和波形的測試
人體和衣服一天可存儲 500 V 至 2,500 V 靜電電荷，但是人類只能感受到 3,000 至 4,000 V 的 ESD 脈沖。這遠高于電子電路受損的水平，即使人類無法檢測到。
設計人員必須從多方面解決 ESD 問題，對組件制造商來說，是在其設計階段和設計工作結束之時。簡而言之，ESD 保護需要一種多層面方案。
通常，集成電路 (IC) 制造商按照 ESD 行業標準設計、測試和驗證其 IC。這可防止在 IC 生產或在 PC 板上組裝時出現物理損壞。針對 ESD，通常進行的兩種測試包括：
● 人體模型 (HBM)。這種測試模擬人體通過接觸 IC 釋放所積累的靜電的 ESD 事件。采用一個帶電的 100 pF 電容和一個 1.5 k? 放電電阻進行模擬。
● 帶電設備模型 (CDM)。這種測試模擬在生產設備和工藝中發生的充電和放電事件。設備在一些摩擦工藝中或靜電感應過程中獲得電荷，然后突然接觸到一個接地物體或表面。
雖然設備級測試有助于衡量 IC 的 ESD 穩健性，但系統級測試可衡量現場的電子設備保護（即原始設備制造商 [OEM] 設備或終端產品）。
為了更好地了解最終產品所需的 ESD 保護，OEM 應采用系統級 ESD 方法進行設計，然后按照國際電工委員會 (IEC) ESD 標準 61000-4-2 測試最終產品。IEC 61000-4-2 被視為終端產品 ESD 測試和評級的行業標準。該測試可確定系統對現場外部 ESD 事件的易損性。
下圖比較了三種脈沖的能量和峰值電流：
● 系統級 IEC 61000-4-2
● 設備級 HBM
● 設備級 CDM
IEC ESD 事件脈沖顯然更強，因此系統中的設備更加難以通過。盡管設備級測試（HBM 和 CDM）比較有用，且可提供 ESD 穩健性的基準，但在系統級 IEC 測試期間并不總是能夠確定生存性。
為進一步展示這一概念，下表顯示了組件測試和系統級 IEC 測試之間的差異。大家可以看到，差異很大，系統應力水平更高。總而言之：較之于設備級設計，系統設計必須滿足更嚴苛的要求。
測試不充分的問題
在開發階段進行系統級 ESD 測試可能會是個問題。例如，測試評估/不完整板組件上的 ESD 并不能代表所有情況。這些組件的結果并不保證完整系統的最終結果。
設備級 ESD 測試（即 HBM 和 CDM）旨在通過適當的 ESD 控制在工廠生成適合分立式組件的可重復且可再現的結果。這就是所謂的 ESD 保護區 (EPA)。然而，這些測試并不是為了解決現實世界中 EPA 范圍之外的全部產品級 ESD 事件。
實現產品穩健性的關鍵：系統級 ESD
相反，ESD 穩健型系統設計的關鍵是要考慮 ESD 在系統中的影響。為了獲得系統級視角，設計人員必須了解并解決以下問題：
● 系統級應力事件及其對整個產品的影響。設備級 ESD 測試結果只能為系統 ESD 設計提供非常少的信息，因為它們無法反映電子設備在 IEC ESD 事件期間經歷了什么。
● 系統中板級相互作用，以及在 ESD 應力作用下與電子部件外部接觸的引腳瞬態行為。
● 高效的表征化方法（如組件級傳輸線路脈沖 (TLP) 數據），用于分析 IC、板和系統的相互作用。
系統級 ESD 保護戰略取決于物理設計、產品要求和產品成本。
最佳方法：系統高效 ESD 設計 (SEED)
系統高效 ESD 設計 (SEED)是一種系統級方法，考慮了系統中所有組件的瞬態響應。SEED 方法還包括對 IC 引腳上 PC 板外部端口施加的 IEC 應力的物理影響。
SEED 是一種實現板載和片上 ESD 保護的協同設計方法。利用 SEED，您可以分析和實現系統級 ESD 穩健性。該方法要求對 ESD 應力事件期間外部 ESD 脈沖之間的相互作用、完整的系統級板設計以及設備引腳特性有一個全面的了解。
SEED 方法是實現對稱且穩健的系統級 ESD 保護的最佳方法。如下圖所示，SEED 利用以下信息設計系統級 ESD 保護：
● 準靜態 TLP 電流電壓 (I-V) 曲線數據
● 瞬態模擬
● S 參數 PC 板數據
● IC I-V 電路測量
我們將在本博客系列的第 2 部分和第 3 部分詳細介紹 SEED。這一部分主要是對 SEED 進行概述：
● PC 板的 ESD 保護為一級保護，可防止對 IC 或系統造成物理損壞。
● 片上保護發揮二級保護的作用。
SEED 的基本概念旨在防止具有損壞性質的 ESD 脈沖抵達內部 IC 引腳。通過執行和分析 ESD 系統級模擬可實現適當的系統級 ESD 設計。
接下來：RF 前端設計的 ESD 保護戰略
眾所周知，在手機設計中戰略性地實現 ESD 至關重要。這樣做可縮短設計工程周期時間，減少 ESD 故障和研發開支。
在本博客系列的后續博客中，我們將深入探討 ESD 保護組件以及減少 ESD 對移動 RF 設計影響的不同戰略。第 3 部分將解釋如何利用模擬和建模確定系統級 ESD 保護。
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯系小編進行處理。
推薦閱讀：
