【導讀】為了滿足當今電子產品的需求，數字電路的速度變得越來越快。高速設計曾經是一個冷門的電子產品領域，但如今，大多數產品至少會有一部分需要 “高速設計”。這些設計要求 PCB 設計師按照高速規則和要求布置電路板；而對部分設計師來說，這是一個全新的領域。為此，本文總結了一些最常見的高速 PCB 設計準則，希望對您的高速 layout 設計有所助益。
本文要點
●為高速 PCB layout 做好準備
●高速設計中的器件擺放和 PDN 開發
●實用 PCB 高速布線建議
為了滿足當今電子產品的需求，數字電路的速度變得越來越快。高速設計曾經是一個冷門的電子產品領域，但如今，大多數產品至少會有一部分需要 “高速設計”。這些設計要求 PCB 設計師按照高速規則和要求布置電路板；而對部分設計師來說，這是一個全新的領域。為此，本文總結了一些最常見的高速 PCB 設計準則，希望對您的高速 layout 設計有所助益。
高速設計的設置
在開始 layout 設計之前，有很多設計和數據庫的細節需要事先處理妥當。
原理圖
雖然在開始設計高速 PCB layout 之前有很多內容需要設置，但大多數人都沒有過多地考慮原理圖。設計師應該驗證元件、仿真電路，并完成設計。但原理圖本身是否已經為 layout 準備妥當？如果設計師不能輕松地理解電路的意圖，雜亂無序的原理圖會讓 PCB layout 難上加難。例如，高速信號路徑需要按順序擺放，以便設計者能夠在 layout 中模擬器件的位置。標記出希望 layout 團隊清楚了解的設計區域也很有幫助。其中包括：
●關鍵的擺放位置，以及某些元件可能需要放在電路板的哪一面。
●關鍵器件周圍的禁止布線區域。
●高速布線信息，包括布線拓撲結構、測量長度和匹配長度。
●差分對和受控阻抗信息。
圖1：高速電路板的密集布線.png
高速電路板的密集布線
PCB 庫
用于高速設計的器件 footprint 必須像 PCB layout 一樣進行檢查和驗證，同時也會涉及一些額外的資料庫方面的工作。例如，為了在高頻或射頻設計中保證信號完整性，可能需要修改使用的 footprint 以減少焊盤尺寸。此外，一些 footprint 可能要縮減到最小尺寸，以適應高密度設計的要求。不過，器件的 footprint 應該盡可能地遵循行業和制造商的規范，以符合可制造性設計 (DFM) 的要求。許多設計工具，如 Cadence Allegro PCB Editor，可以提供在線庫瀏覽功能，用于拉取指定供應商的 footprint 模型。
材料和器件
在開始 layout 設計之前，必須選擇用于制造高速電路板的材料。惡劣的工作環境可能需要更堅固的電路板結構，需要使用材料的物理特性來計算受控阻抗布線：
●與制造商溝通，確定電路板是否需要高速材料。
●強化環氧樹脂或 PTFE 材料可能是高速和高頻應用的更好選擇。
●FR-4 的介電常數可能無法保持所需要的阻抗值，或者導致設計出現超出可接受范圍的信號損失。
PCB 器件也需要由制造商進行審查和確認。鑒于當下的供應鏈問題，需要確保在開始設計之前有可用的元件。
板層堆疊
高速設計需要特定的板層堆疊，以便實現 EMI 屏蔽和信號完整性。首先要考慮在內部層納入一個完整、連續的接地平面。許多電路板在整個電路板堆疊上還設置了多個接地平面層，用于微帶線或帶狀線配置中的多層傳輸線布線。板層堆疊需要在 PCB CAD 數據庫中建立，也可從外部來源導入。在這方面，如果 PCB 設計系統能夠與供應商直接溝通來交換堆疊信息，則會十分有幫助，如下面的視頻所示：
：
設計規則
PCB 設計系統通常有一套非常全面的設計規則和約束條件，可以針對設計進行設置。標準的電路板設計使用器件和網絡類來指定間距規則、走線寬度、過孔和其他約束。對于高速設計，應該設置一套全新的規則，包括：
● 差分對
● 信號路徑
● 布線拓撲結構
● 測量和匹配的走線長度
● 走線調整參數
可以為每個設計設置這些規則；或者在許多情況下，從另一個 layout 中導入，以減輕設計師的工作量。
系統參數
設置的最后一項是參數。參數非常重要，包括顯示參數，如顏色和填充模式、網格、布線偏好和其他一系列參數。通過管理這些參數，設計師可以提高使用工具時的效率。
圖2
PCB CAD 系統用于設計顏色的參數設置菜單
現在我們已經完成了高速設計的設置，可以開始布置電路板。
高速器件擺放的 PCB 設計指南
高速設計的器件擺放依然需要與標準設計擺放遵循相同的規則。為了平衡起見，元件應均勻地分布在電路板周圍，而且需要遵循制造和測試設計規則（DFM 和 DFT）。其中包括器件與其他元件、電路板特征和電路板邊緣的間距。高溫運行的器件應集中在一起，以盡可能多地利用電路板上的區域來散熱，并且必須注意不能阻礙空氣在電路板上的流動。連接器和其他人機接口元件應擺放在技術人員容易接觸到的地方，不同的電源應相互分散放置。
高速設計的不同之處在于，它需要在整個設計中實現最佳的信號完整性。信號完整性的主要部分取決于接地平面上有清晰的信號返回路徑，以及確保數字和模擬電路彼此分離。因此，除了要支持所需的走線布線外，器件擺放還必須確保清晰的信號返回路徑和電路隔離。為了完成這種復雜的器件擺放，通常最好是在電路板上布置實際元件之前進行布圖規劃。布圖規劃有助于劃分電路的功能分區，同時不需要不斷地移動元件。
隨著分區一一確定，就該開始擺放器件了：
● 高速器件擺放準則
● 在參考平面上為清晰的信號返回路徑留出空間。
● 為密集的數據和存儲器總線布線留出布線通道的間距。
● 避免將元件擺放在模擬和數字電路彼此交錯的區域。
● 元件擺放的位置要確保高速信號路徑較短。
● 信號路徑可以包括路徑內的多個器件，要根據原理圖中的布局來擺放。
● 模擬元件應盡可能地擺放在一起，以減少它們的走線長度。
圖3
模擬和電源器件的擺放
前文提到，在制定器件擺放計劃的同時，應一同規劃電源分配網絡 (PDN)。接下來，我們來了解一些 PDN 的設計建議。
電源分配網絡 (PDN) 設計
在高速電路板中，精心設計 PDN 對電路板的最終電氣性能至關重要。如果沒有清晰的信號返回路徑，電路板可能會產生大量的噪聲，導致產生錯誤的信號，干擾電路的正常運行。還可能導致其他信號完整性問題，如 EMI 和接地反彈。在參考平面上找不到清晰返回路徑的返回信號，最終可能會耦合到任何它們可以找到的返回路徑上，其中也包括其他走線。這種無意的耦合將產生共模電流，共模電流可能會產生電磁輻射，并帶來額外的噪聲。
為了避免這些問題，以下是一些 PDN 設計建議：
● 使用一個連續的接地平面，不要分割接地平面
● 使用器件擺放分區來分離數字和模擬電路，而不是分割接地平面。
● 在對高速傳輸線進行布線時，確保它們在相鄰的接地平面上有一條清晰的信號返回路徑。在較高的速度和頻率下，會自然而然地在走線周圍形成返回路徑，因此很容易規劃。
● 謹慎對待可能阻擋接地平面的電路板特征
● 在一個集中的區域內有太多的過孔、電路板切口或其他障礙物，會破壞參考平面上的清晰返回路徑。
● 避免在鄰近接地平面有空隙的位置布設高速傳輸線。
具有多個電源連接的大引腳數高密度器件
● 處理器、存儲器和其他大引腳數的高密度器件使用許多電源引腳來滿足其巨大的電源需求。
● 在這些連接中，每一個連接都需要一個盡可能靠近電源引腳的旁路電容，以獲得最佳的電源濾波效果。
圖4
高速布線示例，可以看到走線經過了調整
一旦電路板的網絡連接和 PDN 實現了最佳配置，就可以開始布線了。
高速走線布線技巧
當電路板上的器件布置妥當時，設計將有一個基本的模板，表明走線應該如何布置。不過需要注意，我們很可能仍然要移動元件，以完善和調整布線——就像在任何 PCB 設計中一樣。
高速布線指南
● 確保充分遵循線長、匹配長度、寬度、間距、層、受阻抗控制的布線參數、差分對、走線調整和過孔分配的設計規則和約束條件。
● 根據獨特的布線需求，設置任何必要的區域規則，并留出禁止布線區域。
● 除了特定的布線拓撲結構和測量長度外，盡量讓布線盡可能短且直接。
● 不要在接地平面的空隙或斷開處布線。這可能會破壞信號的清晰返回路徑，并有可能造成前面討論的信號完整性問題。
● 當對高速信號進行布線時，要確保它們在相鄰的接地平面上有一個清晰的信號返回路徑。
● 對于敏感的信號（如時鐘線和差分對），確保它們與其他布線之間留有額外的間隙，通常是標準走線寬度的三倍。
● 確保將高速傳輸線布設到它們被分配的層上，以保證它們在相鄰參考平面上的返回路徑。
● 避免通過高速傳輸線改變層的屬性，但如果非要這樣做，要盡量使它們與同一接地平面相鄰，以獲得信號返回路徑。如果層的過渡段比層對更遠，就在信號過孔旁邊使用一個接地過孔作為返回路徑的過渡。
● 謹慎對待相互平行的高速傳輸線，因為它們可能產生串擾。
● 注意層與層之間垂直方向的串擾，其間距可能比同一層上并排的兩條走線要小。
● 在模擬布線中使用更寬的走線。
● 選擇較寬的網格來放置過孔，為最大數量的布線通道規劃過孔逃逸。
● 盡量減少過孔的使用以減少電感，或者使用盲孔、埋孔或微孔。
● 注意不要在分散過孔密集的區域阻斷接地平面上的返回路徑。
本文列出的高速 PCB 的設計準則遠非詳盡無遺，但已足夠幫助我們開始著手高速 PCB 設計。另外，記得要充分使用 CAD 工具的功能。除了上文已經談到的設計規則和約束條件外，Cadence PCB 設計工具還有許多其他高效功能助力高速設計，如：
● 動態背鉆：背鉆信息跟隨設計，實時更新。設計調整后，無需手動更新背鉆信息。
● 微孔檢查：設定激光孔相關的設計規則，確保HDI設計高質量交付。
● 參數化高速結構：
● 無需繁瑣選擇高速結構要素，輸入參數即可生成所需高速結構；
● 在設計中，像使用過孔一樣使用高速結構（替換、在Constraint Manager中設定）。
● 3D Canvas：讓設計者看到PCB實體，眼前展示的是組裝完成的PCB。
● DFM/DFA設計：不同區域設置不同的DFM/DFA規則。
● Allegro Constraint Compiler：將設計指南轉換為設計規則，實現規則同源，幫助設計者快速準確復用規則。
（來源：Cadence楷登PCB及封裝資源中心）
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯系小編進行處理。
推薦閱讀：
