【導讀】大家好，由是德科技與上海集成電路技術與產業促進中心（上海ICC）聯合執筆的芯片測試系列與大家見面了，本期內容將聚焦于MIPI D-PHY測試，其中的內容匯集了雙方諸位資深工程師的一手經驗，摘要如下：
1.MIPI簡介
2.MIPI D-PHY技術概覽
3.MIPI D-PHY物理層CTS測試
4.MIPI D-PHY實測難點
在第4節中，我們總結了諸多實測中的難點和注意事項，希望能更好的幫助大家完成MIPI D-PHY相關測試。
1 MIPI簡介
MIPI Alliance即移動產業處理器接口聯盟（Mobile Industry Processor Interface 簡稱MIPI）。于2003 年由ARM，Nokia，ST，TI 等公司成立的為移動應用處理器制定的開放標準和一個規范，目前MIPI已經成為移動領域最主流的視頻傳輸接口規范，應用最廣泛的是MIPI D-PHY和MIPI C-PHY兩組協議簇，C-PHY中的許多模塊借鑒于D-PHY，兩種標準的接口可共用相同引腳實現雙模；而MIPI M-PHY和A-PHY，我們后續的文章會有更多分享。
MIPI 聯盟下面有不同的 WorkGroup，分別定義了一系列的手機等移動設備內部接口標準，比如攝像頭接口 CSI、顯示接口 DSI、BBIC與RFIC之間互連的 DigRF、麥克風 /揚聲器接口 SLIMbus 等，而MIPI技術是分層的包括物理層、協議層和應用層，相同的PHY物理層可以承載不同協議。如下圖是MIPI系統框圖和多媒體規范：
圖1：MIPI系統框架
源自MIPI Alliance官網
圖2：MIPI多媒體規范
源自MIPI Alliance官網
2 MIPI D-PHY技術概覽
MIPI應用最為成熟的兩個接口如下，其協議層分別是CSI-2、DSI/DSI-2。
?攝像頭接口：CSI(Camera Serial Interface)
?顯示接口：DSI(Display Serial Interface)
CSI-2、DSI/DSI-2的物理層（Phy Layer）由專門的WorkGroup負責制定，其目前采用的物理層標準是D-PHY和C-PHY，如下是D-PHY的技術演進及各版本技術特點對比。
圖：摘自MIPI Alliance
D-PHY實現了Camera/Display(攝像頭/顯示屏)與AP(應用處理器)之間的互連，具備高速、低功耗、低成本等特點，不僅適合移動應用，也適合IoT。D-PHY提供了主從間源同步接口，包含1對單向差分時鐘，支持SSC、1～4對單向或雙向差分數據線。數據傳輸采用DDR方式，即在時鐘的上下邊沿都有數據傳輸，下圖是D-PHY的Two Data Lane PHY Configuration：
圖：D-PHY Two Data Lane PHY Configuration
D-PHY 的物理層支持 HS(High Speed)和 LP(Low Power)兩種工作模式。HS 模式下采用低壓差分信號，有端接，可以傳輸很高的數據速率（數據速率為 80M～1.5Gbps/without skew cal、1.5G~2.5Gbps/with deskew cal、2.5G~9G/with equalization）；LP 模式下采用單端信號，未端接，數據速率很低（<=10Mbps），但是相應的功耗也很低，考慮EMI，產生的信號slew-rate及驅動電流受到限制。可選支持的交替低功耗模式采用有端接的低壓差分信號，數據速率最低前向4Mbps，反向最低1Mbps，最高與HS速率保持一致。HS和LP兩種模式的結合保證了 MIPI 總線在需要傳輸大量數據（如圖像）時可以高速傳輸，而在不需要大數據量傳輸時又能夠減少功耗。
下圖1是HS和LP模式下的信號電平示意圖，下圖2是用示波器捕獲的MIPI D-PHY信號，可以清楚地看到HS和LP信號。
圖1：HS和LP模式下的信號電平
圖2：示波器捕獲的MIPI D-PHY信號
雖然MIPI D-PHY 的板級設計簡單，但是MIPI芯片的內部架構、I/O技術非常復雜。復雜體現在如下幾個方面：
1）MIPI通信架構包含發送（通常是master）、接收（通常是slave）及互連通道。
圖：MIPI D-PHY 點到點互連
2）通道類型包括時鐘通道、單向數據通道及雙向數據通道。收發通道模塊包括線路接口、控制/接口邏輯及協議接口。控制/接口邏輯可實現Escape mode encoder這與LP-TX相關、HS-Deskew、Sequences這與HS-TX相關、HS-RX可以實現數據采集、HS-Deskew，LP-RX可實現控制模式下的解碼與Escape模式下的解碼，LP-CD用于雙向數據通道可實現沖突/競爭檢測。
電氣層面涉及Slew-Rate受控的推挽電路實現的LP-TX，高速低壓差分驅動電路實現的HS-TX（可選支持半擺幅模式以實現節電/速率超過2.5Gbps需要2taps的去加重實現2種選擇克服ISI影響），高速差分接收電路實現的HS-RX（可使能ZID阻抗），另外LP-RX電路注重低功耗，需要集成遲滯功能降低對噪聲的靈敏等。
圖：收發內部組成和電氣實現
3）TLIS傳輸線互連架構支持不同傳輸“距離”，如下展示了不同速率插損模板，在1.5Gbps~4.5Gbps速率是默認支持Standard Reference channel，可選支持Long Reference Channel
圖：互連插損模板
正是由于復雜內部組成和電氣架構，因此要保證接口信號的互通性需要很復雜的測試。MIPI Alliance開發了conformace測試套件（CTS），其目的是優化基于MIPI Spec的產品的互通性。它考察的是物理層功能（不是性能）和compliance test （項目都要通過）有區別，互通性測試通過項目越多，越讓開發者自信，以此表明產品可以在許多MIPI的使用環境中正常工作。
以物理層測試為例，發射機測試主要基于示波器，接收機測試基于高速任意波形發生器；而借助自動化的協議分析及解碼軟件，可以極大的提高debug和測試效率，下面的篇幅，會詳細介紹物理層測試。
3 MIPI D-PHY物理層
CTS測試
MIPI D-PHY物理層測試主要涉及的測試項目包括（根據mipi_D-PHY-v2-1_CTS_v1-0）：
?TX Timers and Signaling
?RX Timers and Electrical Tolerances
?Interface Impedance and S-Parameters
其中，Tx測試基于示波器和自動化測試軟件完成，Rx測試基于高速任意波形發生器完成，S參數涉及阻抗測試基于網絡儀或TDR完成，如下圖總結：
圖：MIPI D-PHY物理層測試方案總結
MIPI D-PHY Tx測試概覽：
Tx測試主要基于示波器和自動化軟件完成，根據MIPI D-PHY各版本的速率及規格參數需要選擇合適帶寬的示波器，按照MIPI 協會的要求，針對不同速率的MIPI版本示波器帶寬及選用的自動化測試軟件如下：
圖：MIPI D-PHY Tx測試示波器帶寬及軟件推薦
對于 MIPI 芯片或模組的測試可以根據 MIPI 協會推薦的方法設計評估板 TVB（Test Vehicle Board）把信號輸出轉換成標準的SMA 接口輸出，并結合協會提供的 RTB（Reference TerminationBoard）進行信號測試。RTB 板提供標準的匹配切換以及不同的線路容性的選擇，如下圖：
圖：基于TVB（Test Vehicle Board）的MIPI D-PHY芯片或模組測試
而對于系統廠商如手機廠商等，由于系統設計已經完成，要進行MIPI的信號測試只能使用焊接或點測探頭連接PCB上的實際信號進行測試，以下是典型的連接圖：
圖：MIPI D-PHY板級測試連接
為了提高測試的效率，測試中推薦采用 4 支探頭分別連接 clk+/clk- 和 data+/data- 信號進行測試，之所以每個差分對需要兩個探頭進行測試是因為在 D-PHY 的信號線上HS和LP兩種模式并且這兩種模式端接方式不同，僅僅使用一個差分探頭測試無法滿足DUT工作要求。對于有多條數據 Lane 的情況，可以每條 Lane 分別測試。
測試系統的核心是D9020DPHC MIPI 一致性測試軟件平臺，這個軟件采用圖形化的界面指導用戶完成測試參數的設置和連接，并自動完成信號質量的測試和測試報告的生成，對用戶非常的友好，能夠極大的提高測試效率。
MIPI D-PHY測試復雜，需要了解它的工作原理，涉及LP模式的測試序列、HS模式的測試序列、HS進入、HS退出、電壓參數、時間參數等，如下內容：
Section1 Tx 信號包括：
1）數據LP-TX信號：ULPS序列等、50pF、lane0~lane4、DUT通常是CSI-2/DSI Master
2）時鐘LP-TX：ULPS序列等、50pF、Clock lane、DUT通常是CSI-2/DSI Master
3）數據HS-TX：HS Burst序列（包括LP退出/進入序列）、DUT是CSI-2/DSI Master、Lane0/1(ZID=100),Lane2/3(ZID:125/80)(HS-Entry測試項)、Lane0/1/2/3(ZID:100-125-80)(HS-TX Diff Voltage\Single-Ended High Voltage\Static Common-Mode Voltage&Mismatch\tR\tF)、Lane0/1/2/3(ZID:100)(HS-TX Dynamic Common-Level Variations\HS Exit)
4）時鐘HS-TX：HS Burst序列（包括LP退出/進入序列）、DUT是CSI-2/DSI Master、Clock(ZID:100)(HS Entry\Common-Level Variations\HS Exit\HS Clock\SSC\Period Jitter)、Clock(ZID:80/125/100)（HS-TX Diff Voltage\tR\tF）
5）時鐘/數據時序要求：HS Burst序列（包括LP退出/進入序列）、DUT是CSI-2/DSI Master/，ZID=100
6）低功耗初始化序列/超低功耗序列/BTA要求：Init/ULPS/BTA序列、DUT是CSI-2/DSI Master&Device,50pF
下面針對其中測試參數簡單舉例進行說明：
1）數據信號LP-TX的VOH/VOL電平測試需要DUT數據lane0~lane3分別連到50pF電容負載板進行測試，DUT要產生ULPS序列。如何產生該序列，序列有什么特點，參考如下，DUT需要工作在LP-Escape Mode并使能ULPS命令（‘00011110’），該模式是異步模式，采用Space-one-hot編碼，對端的時鐘信號是通過EXOR（Dp，Dn）獲取。
圖：Escape mode的LP序列
2）高速數據信號HS-TX差分電壓VOD(0)、VOD(1)是非常重要的，關系到測量時間參數的電平標準。這里選擇基于脈沖的測量方法并使用平均的數據處理算法。HS序列并沒有使用常用的編碼方式實現直流平衡，為保證測量一致性、重復性和數據內容易獲取，這里選擇兩種參考碼型（‘011111’/’100000’）作為數據源先對齊再平均處理，這種連1和連0在內容中相對典型也可以考慮電容效應和阻抗適配效應。測試時考慮時鐘和數據同時測量，需要對探頭進行deskew，為保證電壓測量準確，需要示波器符合儀器校準要求。如果是芯片測試，那么要求lane0~3要遍歷RTB的不同負載（80/125/100）。
圖：VOD(1)測量波形
3）高速時鐘與數據時序參數Tskewcal-sync/Tskewcal。DUT工作速率超過1.5Gbps，需要支持clock/data的deskew。
這要求DUT要產生HS Burst Sequence，這個序列要包括LP-11/LP-01/LP-00/HS-0/同步碼/校準碼/HS-TRAIL/HS-EXIT,具體序列波形如下，其中同步碼要求是16個連1，校準碼要求是4096個UI（0/1交替實現）。
圖：HS-TX SkewCal同步和校準序列
如下展示了利用示波器針對該序列（速率約2Gbps）進行時間參數測量，其中Tskewcal-sync明顯沒有滿足典型16個1的時間要求，Tskewcal明顯沒有滿足典型4096個UI的時間要求。
圖：HS-TX Tskewcal-sync測量
圖：HS-TX Tskewcal測量
4）芯片測試有專門的測試板TVB和RTB可以輔助用戶按照標準進行conformance。如果是移動終端產品，那么測量會相對復雜，會面臨空間狹小、電磁環境復雜、負載參數與標準相比有差異等，測量參數和結果可以作為參考，全面測量通過挑戰很大。
MIPI D-PHY Rx測試概覽：
Rx的測試，基于高速任意波形發生器配合自動化測試軟件完成，用M8190/95A生成特定的波形信號模擬MIPI D-PHY的Tx信號，信號經過示波器校準后，輸入DUT的Rx，在DUT內完成測試，測試結果可以通過讀取DUT的Error Counter或通過PPI接口讀取DUT內部數據或者觀察圖像信息等，尤其是LP-RX這取決于DUT的能力。系統測試框圖如下：
圖：MIPI D-PHY Rx測試框圖
前文中提到，由于MIPI D-PHY信號包括高速HS和低功率LP模式，具有不同的信號振幅、數據率和格式，HS和LP的Rx測試模式需要在不同的信號電平、數據率和格式之間進行無縫切換。而MIPI的D-PHY CTS（Conformance Test Suite）定義了一系列不同的信號設置和校準規范，用M8085DC1A可以完成自助地完成上述的校準，信號生成及測試的過程，可以讓用戶在不需要深入學習CTS規范的前提下完成快速設置與測試，可極大的節省學習周期及測試時間。
M8085A軟件可以支持Debug和Conformance測試。支持LP-RX電壓/時序涉及輸入電壓高低、遲滯、最小脈寬響應、干擾容限、競爭監控閾值；LP-Rx行為要求涉及初始化時間、喚醒時間、無效/終止序列、忽略Post-Trigger-Command Extra bits命令的Escape Mode序列、暫未支持命令的Escape Mode序列；HS-RX電壓/建立-保持時間要求涉及共模電壓容限、差分輸入高電平閾值、單端輸入高電平/低電平閾值、正弦共模干擾容忍度、建立-保持時間&抖動容忍度；HS-RX時間參數要求等，上述這些測試項目通常是使用經過校準的電壓、時序等參數實現的測試序列HS或LP給到DUT，通過觀察DUT是否有接收錯誤為判定標準（可以是圖像是否正常或者數據是否正確）。
圖：M8085A可編輯生成HS Burst等多種格式的數據序列
圖：M8085A可產生CSI/DSI格式的幀
圖：M8085A可生成信號電平/抖動/干擾/通道時延/時間參數/ISI/延時等可調序列
4 MIPI D-PHY實測難點
由于MIPI技術協議復雜度高，電路板集成度高等特點，在實測中，也有很多需要注意的點。我們總結了幾個平時測試中經常需要注意的問題，希望能夠幫大家在實測中少走一些彎路，提高效率。
01. MIPI D-PHY信號測序項目多，復雜度高
MIPI D-PHY測試項較多，以Tx測試為例，總共有50多個測試項目，并且會隨著High-Speed Data Rate的數值大小和DUT依據規范的版本不同有所變化，測試復雜度高，雖然CTS詳細規定每個測試項的設置和條件，但是如果自己手動設置的話，還是很容易出錯。
這里推薦使用D9020DPHC MIPI 一致性測試軟件平臺，采用圖形化的界面指導用戶完成測試參數的設置和連接，并自動完成信號質量的測試和測試報告的生成，不需要對CTS規范有深入的研究，簡單的幾步設置就可以完成測試與相應報告的輸出，能夠極大的提高測試效率，50多個測試項目完整執行下來只需要20~30分鐘。值得注意的是，DUT需要測試的Lane數越多，相應的測試周期也會更長。
2. MIPI板子密度高，測試點難以直接觸及
MIPI技術主要應用于移動端設備，板子集成度高，焊接點很小，焊接也是D-PHY測試中的一大難題，這對于工程的水平要求很高。當焊接點不準確以及引線太長都會導致信號太差甚至信號出不來從而導致測試無法執行，如下圖1所示，板子上的信號點很小。MIPI D-PHY的TX測試需要同時接入4支差分探頭（1對Data，1對Clock），前端的正極接信號，負極接地；在狹小的空間盡量多的引出測試信號，對探頭前端的體積也提出了很高的要求；這里推薦采用N5425B系列探頭前端配合116xB系列探頭放大器，在保持探頭小體積的同時提供良好的信號探測質量，下圖2是Tx測試鏈接示意圖與實物圖。
圖1：MIPI實測探頭焊接連接圖
圖2：4支1169B探頭連接25G帶寬示波器示意與N5425B探頭前端實物
3. Tx測試時夾具的選擇
在一些利用靜態的高速串行技術（如PCI Express、SATA 等）中，通常使用測試設備輸入端口作為測量的參考終端負載來完成100歐姆差分基準端接環境。但是，因為 MIPI D-PHY技術利用一個動態的、可切換的電阻端接在接收器（省電功能），無法使用測試設備，即示波器作為參考終端，這種可切換的100 歐姆差分參考電阻終端在高速（HS）操作模式下啟用，在低功耗（LP）模式下禁用（打開終端環境）。
執行 MIPI D-PHY 測試測量的常用方法是利用一些測試能夠處理各種所需端接負載的測量夾具選定測試的表格（高速模式或低功耗模式測試），使得在做Tx測試時，夾具的選擇至關重要。
一般來說，有兩種測試夾具類型可選，一種能夠處理所需的自動切換終端負載另一種一次僅支持一個終端負載，用戶需要在實際測試時根據需要選擇兩種不同的夾具適配。
4. 對通道探頭延遲進行校準
MIPI總線主要應用于智能手機和移動設備之中，所以MIPI信號對射頻信號的干擾非常重視，通常來說EMI由所以共模噪聲引起，規范對共模噪聲有嚴格的要求，如D-PHY v2.1標準要求450MHz以上的動態共模噪聲要小于15mVrms，要滿足這個這個指標，除了優化設計，還需要注意示波器本身的底噪及使用探頭時，在小垂直刻度條件下，測量噪聲盡量要小；為了得到精確共模噪聲參數，需對通道探頭延遲做校準，減少因通道延遲引入的共模參數。
5. LP和HS測試組網
C/D-PHY采用LP和HS相結合的機制，需要注意測試組網的差異，對于HS信號的眼圖測試，例如C-PHY的三相編碼，時鐘恢復比較特殊，需要使用連續HS碼型進行測試，在芯片測試中，需要通過同軸電纜直接連接到示波器，提升測量信噪比和眼圖裕度。
6. 校準工模電平以獲得準確幅度參數
MIPI芯片測試中HS信號如何保證絕對幅度和共模的準確性，在C/D-PHY中，由于信號本身有共模點，對于HS信號的參數如眼圖、跳變時間等測試需要將信號通過同軸電纜直接連接到示波器測試，一般來說示波器時50ohm對地的結構，如果直接在示波器內測量，會導致共模點電平減少，為了保證準確的共模電平及絕對幅度，需要使用N7010A端接適配器，在C/D-PHY測試軟件中，通過N7010A校準，校準共模電平，從而得到準確幅度參數
7. Rx測試中同步AWG以生成更高速率
Rx測試中，因為信號的多電平特性，及需要測量eSpike等參數，為了達到未來更高速率的標準如D-PHY v3.0，測試需要使用高性能AWG，將兩個AWG同步起來產生達到10G符號速率的C-PHY或D-PHY信號。
來源：是德科技KEYSIGHT
原創：是德科技&上海ICC
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯系小編進行處理。
推薦閱讀：
