- 原子層淀積的基本原理
- 原子層淀積設(shè)備的設(shè)計
- 選擇合適的金屬
- 采用新型的結(jié)構(gòu)
原子層淀積(ALD)技術(shù)正逐漸成為了微電子器件制造領(lǐng)域的必須。ALD技術(shù)于1977年首次由TuomoSuntola博士發(fā)明，他利用ZnC12和H2S來淀積應用于電致發(fā)光器件中的硫化鋅薄膜。多年來，原子層淀積技術(shù)的應用范圍涉及從液晶顯示面板(LCDpanel)到工業(yè)涂層等多種領(lǐng)域，目前，該技術(shù)正被開拓到先進微電子制造工藝中，例如制備用于晶體管柵堆垛及電容器中的高k介質(zhì)和金屬薄膜、銅阻擋/籽晶膜、刻蝕終止層、多種間隙層和薄膜擴散阻擋層、磁頭以及非揮發(fā)存儲器等。
ALD相比傳統(tǒng)的MOCVD和PVD等淀積工藝具有先天的優(yōu)勢。它充分利用表面飽和反應（surfacesaturationreactions），天生具備厚度控制和高度的穩(wěn)定性能，對溫度和反應物通量的變化不太敏感。這樣得到的薄膜既具有高純度又具有高密度，既平整又具有高度的保型性，即使對于縱寬比高達100:1的結(jié)構(gòu)也可實現(xiàn)良好的階梯覆蓋。ALD也順應工業(yè)界向更低的熱預算發(fā)展的趨勢，多數(shù)工藝都可以在400攝氏度以下進行，而傳統(tǒng)的化學氣相淀積工藝要在500攝氏度以上完成。
ALD的基本原理
ALD的基本步驟如圖一所示。這種淀積過程是在經(jīng)過活性表面處理的襯底上進行的。首先將第一種反應物引入反應室使之發(fā)生化學吸附，直至襯底表面達到飽和。過剩的反應物則被從系統(tǒng)中抽出清除，然后將第二種反應物放入反應室，使之和襯底上被吸附的物質(zhì)發(fā)生反應。剩余的反應物和反應副產(chǎn)品將再次通過泵抽或惰性氣體清除的方法清除干凈。這樣就可得到目標化合物的單層飽和表面。這種ALD的循環(huán)可實現(xiàn)一層接一層的生長從而可以實現(xiàn)對淀積厚度的精確控制。
[page]由于ALD是基于在交互反應過程中的自約束性生長，此工藝必須經(jīng)過精細的調(diào)節(jié)來達到最合適的結(jié)果。即使原子層淀積唯一的表面反應特征降低了正常化學氣相淀積對溫度、壓力和組分的嚴格要求，人們?nèi)匀恍枰獌?yōu)化ALD的參數(shù)以實現(xiàn)其準確的厚度控制和超級的保型性。反應室溫度是用來控制表面飽和的重要參數(shù)之一，作為ALD的基礎(chǔ)，反應室溫度起著兩個主要作用：提供原子層淀積反應所需的激活能量和幫助清除單原子層形成過程中的多余反應物和副產(chǎn)品。單原子層形成最理想的ALD溫度窗口，如圖2所示。ALD工藝窗口與反應物的選擇、用量以及清除息息相關(guān)。為了獲得完全的單層覆蓋，足量的具有熱穩(wěn)定性的反應物，即在反應溫度下不會分解的反應物，被引入到襯底上。人們往往使用過量的反應物來確保實現(xiàn)完全覆蓋。通常采用以下幾種參數(shù)來控制反應物的劑量：反應物源的溫度、流量、分壓以及這個反應室的壓力。
圖3中的飽和曲線說明了ALD過程的自約束特性。生長率隨脈沖時間呈線性增長，直到達到飽和條件。達到飽和以后，增長率為常數(shù)，且不再隨脈沖時間變化而變化。但是，如果同時存在一種寄生的CVD生長成分或反應物的分解的話，增長率就會顯著增加。因而，飽和曲線通常用來確定ALD的純度。ALD生長速率介于每循環(huán)0.3埃到1.5埃間。雖然ALD的生長速率在制備很薄的膜（<200埃）時還可以接受，但在用ALD生長厚膜時，生長周期就成為挑戰(zhàn)。
[page]
因為ALD在半導體制造的不同領(lǐng)域都經(jīng)過評估和采用，所以選擇合適的原始反應物（precursor）就變得日益重要。ALD原始反應物應當具備幾個“理想”的品質(zhì)，即要具有一定的揮發(fā)性和可重復的汽化率；理想情況下不應在反應溫度下發(fā)生自身反應或分解；應當極易與補充反應物發(fā)生反應；應能產(chǎn)生可揮發(fā)的副產(chǎn)品；基于生長速率和成核的原因應具有最佳的配合基尺寸。為了使用方便，原始反應物最好為液體有機金屬物，但是薄膜的性質(zhì)和應用指標(如雜質(zhì)含量、電學特性等)應該決定材料的選擇。另外，對制備成本的關(guān)注也要求反應源能與傳統(tǒng)的制備工藝在成本上更有競爭性。ALD具有很高的反應源的使用效率，這通常能平衡新反應源的高價格。隨著ALD進入大規(guī)模生產(chǎn)，并且工業(yè)界減少對反應源的選擇，對成本的顧慮將可能會隨著化學品供應商規(guī)模化其生長流程而減輕。利用現(xiàn)有的反應源，目前人們已經(jīng)可以制備多種多樣的ALD薄膜（圖4）。
ALD的變數(shù)
雖然ALD最初僅被視為一個純粹的熱工藝，但是對基本的原子層淀積循環(huán)的微小變更已經(jīng)提出了多年。最常見的變種是等離子體增強原子層沉積工藝(PEALD)。PEALD可取消原子層淀積中的一個步驟，從而進一步縮短生產(chǎn)周期。PEALD過程中，在淀積溫度下互不發(fā)生反應的互補反應源在同一時間被引入到反應室，然后反應源關(guān)閉并凈化反應室，接著施加一個直接的等離子脈沖，這個等離子體環(huán)境產(chǎn)生高活性自由基并與吸附于襯底的反應物反應。關(guān)閉等離子可迅速清除活性自由基源，反應室中一直流過的清潔氣體將清除過剩自由基和反應副產(chǎn)物(圖5)。除了較高的生長速度和較短的周期時間，PEALD薄膜表現(xiàn)出比傳統(tǒng)的原子層淀積薄膜更高的密度和更高的擊穿電壓。該技術(shù)已經(jīng)在多個應用中取得了發(fā)展，如DRAM、MIM和eDRAM電介質(zhì)薄膜。不過在一些關(guān)鍵的薄膜應用中，如高功率柵介質(zhì)，等離子損傷以及界面氧化的顧慮阻礙了PEALD技術(shù)的廣泛應用。
硬件設(shè)計
ALD設(shè)備的設(shè)計通常可分為熱壁反應室和冷壁反應室兩大類。熱壁反應室將整個反應室維持或接近于淀積溫度，熱壁反應室的主要優(yōu)勢是在反應室側(cè)壁上所淀積的也都是高品質(zhì)的ALD薄膜，熱壁反應室設(shè)備往往能阻止薄膜的早期剝離，由于從加熱的側(cè)壁脫附的反應源流量較高，從而加速了對反應空間的清潔。冷壁反應室通常只將襯底加熱到淀積溫度，其它反應室組件卻維持在較低的溫度，這將有利于傳送在淀積溫度可能分解的反應物，但風險是易受長時間凈化的影響，冷壁表面的反應源脫附速率的降低導致了更大的化學氣相淀積成分。隨著反應室內(nèi)淀積薄膜的積累，上述問題會進一步惡化。
不同配置的ALD設(shè)備可用于半導體制造的不同工藝中。ALD反應室可以是單晶圓設(shè)備、小批量晶圓(<25晶圓負載)設(shè)備、或大批量晶圓（50-100晶圓負載）系統(tǒng)。單晶圓設(shè)備可以實現(xiàn)對工藝極好地控制，而多晶圓系統(tǒng)能極大地提升生產(chǎn)能力。應用對薄膜的要求決定如何選擇合適的設(shè)備裝置。此外，一些ALD薄膜很難均勻地在大批量晶圓系統(tǒng)中淀積，這就必須使用單晶圓或小批量晶圓工藝設(shè)備。[page]
應用
自從CMOS晶體管發(fā)明以來，二氧化硅和后來的氮氧硅已經(jīng)成為完美的柵介質(zhì)材料，使得柵介質(zhì)厚度從1000埃減小到大約10個埃。這使得集成電路的晶體管數(shù)量大約每24個月翻一番(摩爾定律)，目前量產(chǎn)器件的尺寸已縮小到65納米技術(shù)節(jié)點。由于量子力學隧穿機理，電子很容易通過非常薄的柵氧化層，進一步減小二氧化硅會造成額外的功率損耗問題。在45nm及以下工藝，較厚的高k電介質(zhì)材料替代了二氧化硅或氮氧硅柵介質(zhì)以減少漏電流。高K柵介質(zhì)的等效氧化層厚度的表達式為:
EOT=(kSiO2/kHK)/tox
Ksio2為二氧化硅的介電常數(shù)，Khk為高K介質(zhì)材料介電常數(shù)，tox為高K介質(zhì)材料的物理厚度。采用高k材料，能夠淀積較厚薄膜，同時保持結(jié)柵介質(zhì)EOT的縮放比例。柵氧化層高K材料必須被淀積以取代在過去幾十年中的關(guān)鍵柵氧化工藝方法-熱氧化工藝方法。這在世界半導體產(chǎn)業(yè)是一個巨大的變化，因為一種淀積工藝方法現(xiàn)在必須達到氧化爐中得到的柵氧介質(zhì)的均勻性和缺陷特性。業(yè)界的領(lǐng)先企業(yè)在45納米技術(shù)節(jié)點正引入基于鉿(Hf)的高k柵介質(zhì)化合物，其它公司有望32納米節(jié)點采用高k柵方案。
當高k材料替代二氧化硅材料后，金屬柵必須取代傳統(tǒng)的多晶硅柵以充分實現(xiàn)電學優(yōu)勢。由于費米能級釘扎效應，多晶硅耗盡和化學不穩(wěn)定性，多晶硅柵電極已被發(fā)現(xiàn)與高k柵介質(zhì)不兼容。圖6顯示了二氧化硅(SiO2)和二氧化鉿(HfO2)柵介質(zhì)的柵級漏電流比較。在相同的等效氧化層厚度(EOT)下，HfO2/TiN柵堆的柵漏電流要比傳統(tǒng)的SiO2/Poly-Si柵堆的柵漏電流小好幾個數(shù)量級。
然而，金屬柵集成到柵工藝的模塊中是極其復雜的。選擇合適的金屬是非常關(guān)鍵的，因為作為電極其功函數(shù)必須能夠調(diào)校到CMOS器件的合適工作范圍之內(nèi)。這將可能引入雙金屬柵方法:即為nMOS和pMOS晶體管提供不同的金屬柵。后續(xù)處理工藝也能影響到金屬電極的功函數(shù)，從而導致電學性能的偏移，如閾值電壓等。高溫處理(約1000℃)，如源/漏極的摻雜激活退火，可以導致金屬電極的功函數(shù)移動和高k介質(zhì)材料的晶化。現(xiàn)在已對可以減輕這些效應的一些技術(shù)進行了研究，包括在柵介質(zhì)和金屬柵之間采用薄覆蓋(cap)層以幫助調(diào)節(jié)功函數(shù)，并添加氧化鋯(ZrO2)到二氧化鉿(HfO2)薄膜中以增加在高溫處理過程中高k柵介質(zhì)的穩(wěn)定性。
[page]半導體制造中首次大量采用ALD是在動態(tài)存儲器(DRAM)工藝中。動態(tài)存儲器的設(shè)計尺寸越來越小是為了提高電容密度和減小存儲器每一比特的成本。動態(tài)存儲器設(shè)計中要求高縱寬比的溝槽結(jié)構(gòu),原子層淀積具有這種功能,并能淀積高質(zhì)量的膜層。用ALD淀積的高k介質(zhì)能進一步減小EOT，自2000年開始，ALD三氧化二鋁(Al2O3)就應用于動態(tài)存儲器(DRAM)制造中。
最近，Al2O3/HfO2以及Al2O3/ZrO2結(jié)構(gòu)也引起了人們的關(guān)注。PEALD也已經(jīng)用于eDRAM中。電容滿足所有的要求，即等效氧化層厚度要小于8埃，125攝氏度時漏電流要小于1fA/cell，工作電壓為1伏時壽命要大于十年。圖7為典型的ALD薄膜在深槽結(jié)構(gòu)的保角性和動態(tài)存儲器生產(chǎn)中的半球形硅晶結(jié)構(gòu)，金屬ALD薄膜，例如氮化鈦(TiN)也廣泛應用于動態(tài)存儲器制造中的電容電極。
在非揮發(fā)性存儲器的應用中，人們也開始研究ALD在介質(zhì)和金屬淀積中的應用。閃存技術(shù)主要由浮柵（floatinggate）技術(shù)主導(圖8)。高k電介質(zhì)目前正被研究作為二氧化硅(SiO2)和氮化硅(Si3N4)柵介質(zhì)的替代品，以改善浮柵和控制柵之間的電容耦合率。到2010年，浮柵技術(shù)可望被一些技術(shù)所取代，例如電荷捕獲存儲器(TANOS,NROM)，相變存儲器(PCM)、鐵電記憶體(存儲器)，三維堆疊式存儲器也正在研究中。ALD已被用作這些技術(shù)的阻擋層和擴散阻擋層。
在半導體產(chǎn)業(yè)之外，ALD的重要性也今非昔比。ALD氧化鋁在制備薄膜磁頭(THMH)制造中已經(jīng)使用了許多年。THMH復雜結(jié)構(gòu)，包括多層薄金屬和介質(zhì)薄膜。ALD薄膜層被用作磁頭結(jié)構(gòu)中的帶隙介質(zhì)層和硅片級處理完成后的壓縮層。
ALD技術(shù)的獨特性決定了其在半導體工業(yè)中的運用前景十分廣泛。器件尺寸的縮小導致的介質(zhì)薄膜厚度的減小已超出了其物理和電學極限，同時高縱寬比在器件結(jié)構(gòu)中隨處可見。由于傳統(tǒng)的淀積技術(shù)很難滿足需求，ALD技術(shù)已充分顯示了其優(yōu)勢，為器件尺寸的繼續(xù)微縮提供了更加廣闊的空間。
